CMOS模拟集成电路课程设计

电子科学与技术系

课程设计

中文题目：CMOS二输入与非门的设计

英文题目: The design of CMOS two input NAND gate

姓名：张德龙

学号： 1207010128

专业名称：电子科学与技术

指导教师：宋明歆

2015年7月4日

CMOS二输入与非门的设计

张德龙哈尔滨理工大学电子科学与技术系

[内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。

集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。

[关键词]CMOS二输入与非门电路设计仿真

目录

1.概述 (1)

2.CMOS二输入与非门的设计准备工作 (1)

2-1 .CMOS二输入与非门的基本构成电路 (1)

2-2.计算相关参数 (2)

2-3.电路spice文件 (3)

2-4.分析电路性质 (3)

3、使用L-Edit绘制基本CMOS二输入与非门版图 (4)

3-1.CMOS二输入与非门设计的规则与布局布线 (4)

3-2.CMOS二输入与非门的版图绘制与实现 (5)

4、总结 (6)

5、参考文献 (6)

1．概述

本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。

2.CMOS二输入与非门的设计准备工作

2-1 .CMOS二输入与非门的基本构成电路

使用S-Edit绘制的CMOS与非门电路如图1。

图1 基本的CMOS二输入与非门电路

1

2-2.计算相关参数

所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的 设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT1、VT2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT3和VT4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。

因为考虑到二输入与非门的输入端INA 和INB 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT1和VT2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。

如下图所示为tPHL 和tPLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻Reff ，所驱动的负载电容是CL 。

图2 反相器尺寸确定中的简单时序模型

对于上升和下降的情况，50%的电都发生在：

L eff C R 69.0=τ

这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量tPHL 和tPLH ，可以提取相等的导通电阻。

由于不知道确定的tPHL 和tPLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。

2

2-3.电路spice文件

根据S-Edit画出的CMOS二输入与非门电路图，生成如下电路spice截图。

Spice文件

2-4.分析电路性质

根据数字电路知识可得二输入与非门输出AB

F 。使用W-Edit对电路进行仿真后得到的结果如图3和图4所示。

3

图3 图4 基本的CMOS二输入与非门仿真结果（inA是inB相位提前100ns波形）可以看到，仿真结果与理论基本符合。

3、使用L-Edit绘制基本CMOS二输入与非门版图

在设计中采用Tanner Pro 软件中的L-Edit组件设计CMOS二输入与非门的版图，进而掌握L-Edit的基本功能和使用方法。

操作流程如下：进入L-Edit—>建立新文件—>环境设定—>编辑组件—>绘制多种图层形状—>设计规则检查—>修改对象—>设计规则检查—>电路转化—>电路仿真。

3-1.CMOS二输入与非门设计的规则与布局布线

使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。设计的规则应考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。

4