实验44 验证性实验——触发器功能测试及其应用
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
触发器及其应用实验报告
触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。
2.学习触发器的分类及其应用场景。
3.通过实验了解触发器的使用方法。
二、实验器材1.示波器。
2.信号发生器。
3.逻辑门芯片。
4.电源。
5.电线、面包板等。
三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。
因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。
触发器分为锁存触发器和触发器两种。
锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。
当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。
触发器一般也有两个输入信号，分别是时钟和数据。
当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。
四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。
在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。
4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。
我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。
六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。
本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。
同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。
这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。
同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。
实验44 验证性实验——触发器功能测试及其应用
实验44 验证性实验——触发器功能测试及其应用一．实验目的1．验证基本RS 、JK 、D 、T 和T ’触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换； 3．学习触发器的一些应用。
二．实验原理触发器具有两个能够自行保持的稳定状态，用以表示逻辑状态“l ”和“0”，在触发信号的作用下，可以从一个稳态翻转到另一个稳态，输入信号消失后，能够将获得的新状态记忆下来。
触发器是构成各种时序电路的最基本逻辑单元。
1．基本RS 触发器图44-1所示是由两个与非门构成的基本RS 触发器，它是由低电平直接触发的触发器。
基本RS 触发器具有置“0”、置“1”和“保持”3种功能。
表44-1为基本RS 触发器的功能表，使用时需要避开不定态。
也可以用两个或非门组成基本RS 触发器，此时高电平触发有效。
触发器Q=0称为“0”态，Q=1称为“1”态。
2．JK 触发器JK 触发器是功能完善、使用灵活和通用性较强的一种触发器，其最重要的特性之一就是不存在不定态。
本实验采用74LS112双JK 触发器，是下降沿触发的边沿触发器。
引脚功能及逻辑符号如图44-2所示。
JK 触发器的状态方程为Q n+1=J ⎺Q n +⎺KQ nJ 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。
74LS112双JK 触发器功能如表44-2所示。
其中：×—任意态；↓—高电平到低电平跳变；↑—低电平到高电平跳变；Q n (⎺Q n )—现态； Q n+1(⎺Q n+1)—次态；∅—不定态。
JK 触发器常被用作缓冲存储器、移位寄存器和计数器。
3．D 触发器⎺R⎺S图44-1基本RS 触发器G 2 ⎺⎺QQ 电路结构图形符号表44-1 基本RS 触发器功能表表44-2 74LS112双JK 触发器功能表图44-2 74LS112双JK 触发器引脚排列及逻辑符号(a)引脚排列图(b)逻辑符号图在输入信号为单端的情况下一般使用D触发器，其状态方程为Q n+1=D n。
实训项目 触发器的功能测试与应用_数字电子技术(第2版）_[共4页]
![实训项目 触发器的功能测试与应用_数字电子技术(第2版）_[共4页]](https://img.taocdn.com/s3/m/deb8dbbfa98271fe900ef98f.png)
数字电子技术（第2版）
– 138 –
实践技能训练
实训项目触发器的功能测试与应用
1．训练目的
（1）读懂常用集成触发器产品的型号，明确各引脚功能。
（2）掌握集成触发器的逻辑功能。
（3）掌握集成触发器的逻辑功能测试方法和使用方法。
（4）理解触发器之间相互转换的方法。
（5）能完成电灯控制电路的制作。
2．训练器材
电子技术实验装置 一台；
万用表、导线；
与非门74LS00、JK触发器74LS76、D触发器74LS74、CC4013各1片；
电阻100KΩ 2只、10kΩ、5.1kΩ各1只；电容0.01μ、0.02μ各1只；
三极管9013 1只；二极管1N4001 1只；
开关1只；继电器1只；40W/220V灯1只。
3．训练内容
（1）基本RS触发器逻辑功能的测试。
（2）JK触发器和D触发器逻辑功能的测试。
（3）JK触发器转换成T触发器及功能测试。
（4）触发器应用电路制作。
4．实训步骤
（1）基本RS触发器逻辑功能的测试。
①选用1片与非门74LS00构成基本RS触发器。
②按技训图4-1连接电路。
③电源电压接5V，按技训表4.1要求进行置0、置1操作，记录结果，与表4.1相比较。
特别注意对不定状态的测试要反复几次。
（2）JK触发器逻辑功能的测试。
①选74LS76芯片。
实验四、锁存器、触发器功能测试及应用
实验报告课程名称：实验项目名称：锁存器、触发器功能测试及应用专业：报告人：学号：班级：实验时间：天津城建大学控制与机械工程学院1．基本RS锁存器基本RS锁存器可以是由两个与非门在输出端交互反馈组成双稳态存储电路。
图1所示为用与非门构成的基本RS锁存器。
图1用与非门构成的基本RS锁存器74LS00外引线排列和逻辑符号如图2所示：图2 74LS00的外引线排列图2.D触发器D触发器在时钟脉冲CP的前沿(上升沿01)触发翻转，触发器的次态取决于CP脉冲上升沿来到之前D端的状态，特性方程为 = Dn。
因此，它具置0、置1两种功能。
在CP = 0、CP = 1期间和下降沿到来，D端的数据状态变化，都不会影响触发器的输出状态。
图3 74LS74逻辑符号图图4 74LS74引脚排列图3.JK触发器JK触发器(74HC112)是一种利用传输延迟时间的边沿JK触发器，它在时钟脉冲CP的后沿即在CP脉冲的(下降沿10)触发翻转。
本实验采用的集成芯片为74LS112型(双JK下降沿触发，带清零)，引脚排列图形符号如图所示。
图5和必须接高电平。
JK触发器利用CP的下降沿触发，D触发器利用CP 的上升沿触发。
4 触发器的转换触发器的转换是在实际中是经常用到的，其方法是将两种触发器的状态方程相比较得到到J，K端的表示即可。
例如将JK触发器转换成触发器的功能。
图61.基本RS锁存器的功能测试选用一片74LS00组成一个RS锁存器。
按图1连接好测试电路，按照表1中条件，观察并记录锁存平触发的特点。
表1基本RS锁存器的功能表功能0 00 11 01 12.JK触发器的功能测试根据图5，选用74LS112，按表2要求测试74LS112的逻辑功能，观察并记录触发器输出端(1)直接复位、置位端的功能测试，体会它决定触发器初态的作用。
(2)逻辑功能的测试。
要求在不同的输入状态和初始状态下测试输出端状态。
表2 JK触发器功能测试表CP J K0 1 ×××1 0 ×××1 1 ↓0 01 1 ↓0 01 1 ↓0 11 1 ↓0 11 1 ↓ 1 01 1 ↓ 1 01 1 ↓ 1 11 1 ↓ 1 11 1 ↑ 1 13.JK触发器构成触发器按图6连接好测试电路，用实验室提供的连续脉冲做时钟脉冲，用示波器观测并记录CP和Q的表3 分频作用波形图波形CP4.D触发器的功能测试选用74LS74，按表4要求测试74LS74的逻辑功能，观察并记录触发器输出端的变化情况。
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
触发器功能测试及其应用
广州大学学生实验报告开课学院及实验室：机械与电气工程学院电子楼410 年月日学院机械与电气工程年级、专业、班姓名学号实验课程名称数字电子技术实验成绩实验项目名称触发器功能测试及其应用指导老师胡晓一、实验目的1．验证基本RS、JK、D、T和T′触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换；3．学习触发器的一些应用。
二、实验原理触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。
触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。
触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。
（1）基本RS触发器下图所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。
具有置“0”、置“1”和保持3种功能。
使用时需要避开不定态。
SR触发器图形符号基本RS触发器功能表（2）．JK触发器JK触发器的控制输入端为J和K，它也是从SR触发器演变而来的，是针对SR逻辑功能不完善的又一种改进。
其逻辑图见图1.6.5所示，功能表和驱动表分别见表1.6.7和表1.6.8。
JK触发器的特性方程是J和K是数据输入端，是触发器状态更新的依据。
若J、K有两个或两个以上输入端时，组成“与”关系。
（3）．D触发器D触发器是由SR触发器演变成的，是=S条件下的特例，其逻辑电路图1.6.4。
功能表和驱动表分别如表1.6.5和表1.6.6。
D触发器的特性方程是Qn+1=D（a）引脚排列（b）逻辑符号三、实验仪器、材料1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．74LS112、74LS00、74LS74四、实验步骤（1）验证基本RS触发器的逻辑功能用两个与非门组成基本RS触发器，输入端R’、S’接逻辑开关，输出端Q、Q’接逻辑电平显示器，按表所示要求测试并做记录。
触发器及应用试验
触发器及应用试验触发器是一种特殊的电路元件，用于检测、测量或控制其他电路或设备的状态。
它可以根据输入信号的特定条件来触发并产生输出信号。
触发器有很多种类型，包括RS触发器、D触发器、JK触发器和T触发器等。
它们在电子系统设计中具有重要的应用。
触发器的应用非常广泛。
一些常见的应用示例包括：1. 时钟控制：触发器可以用作时钟信号源，控制电路中不同模块的操作时间。
2. 存储器：触发器可以用于构建数字存储器，如寄存器和存储芯片。
3. 电平检测：触发器可以用来检测输入信号的电平状态，比如高电平、低电平或过渡电平。
4. 计数器：触发器可以用作计数器的基本元件，实现数字计数功能。
5. 时序逻辑电路：触发器可以用来构建时序逻辑电路，实现复杂的逻辑功能。
触发器的应用还有很多其他领域，比如数字信号处理、通信系统、计算机体系结构和自动控制系统等。
下面以RS触发器为例，介绍一下如何进行触发器的应用试验。
首先，我们需要准备一个RS触发器的实验电路。
一个简单的RS触发器电路可以由两个与非门（NOR）组成，如下图所示：R QA Q'SBQ'Q在电路中，输入端R用于设置触发器的状态，输入端S用于清除触发器的状态，输出端Q和Q'分别表示触发器的两个输出。
接下来，我们可以进行实验测试。
首先，将输入端R和S分别连接到电源，检查触发器的输出。
触发器的状态应该是复位状态，即Q和Q'的值都为0。
然后，我们尝试改变输入R和S的值来触发触发器的状态变化。
具体操作如下：- 将输入R的值设为1，保持S的值为0，观察触发器的响应。
此时，触发器应该处于置位状态，即Q=1，Q'=0。
- 将输入R的值设为0，保持S的值为0，观察触发器的响应。
此时，触发器应该保持在置位状态，即Q=1，Q'=0。
- 将输入R的值设为0，将输入S的值设为1，观察触发器的响应。
此时，触发器应该处于清除状态，即Q=0，Q'=1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验44 验证性实验——触发器功能测试及其应用
一．实验目的
1．验证基本RS 、JK 、D 、T 和T ’触发
器的逻辑功能及使用方法；
2．能进行触发器之间的相互转换； 3．学习触发器的一些应用。
二．实验原理
触发器具有两个能够自行保持的稳定状态，用以表示逻辑状态“l ”和“0”，在触发信号的作用下，可以从一个稳态翻转到另一个稳态，输入信号消失后，能够将获得的新状态记忆下来。
触发器是构成各种时序电路的最基本逻辑单元。
1．基本RS 触发器
图44-1所示是由两个与非门构成的基本RS 触发器，它是由低电平直接触发的触发器。
基本RS 触发器具有置“0”、置“1”和“保持”3种功能。
表44-1为基本RS 触发器的功能表，使用时需要避开不定态。
也可以用两个或非门组成基本RS 触发器，此时高电平触发有效。
触发器Q=0称为“0”态，Q=1称为“1”态。
2．JK 触发器
JK 触发器是功能完善、使用灵活和通用性较强的一种触发器，其最重要的特性之一就是不存在不定态。
本实验采用74LS112双JK 触发器，是下降沿触发的边沿触发器。
引脚功能及逻辑符号如图44-2所示。
JK 触发器的状态方程为
Q n+1=J ⎺Q n +⎺KQ n
J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。
74LS112双JK 触发器功能如表44-2所示。
其中：×—任意态；↓—高电平到低电平跳变；↑—低电平到高电平跳变；Q n (⎺Q n )—现态； Q n+1(⎺Q n+1)—次态；∅—不定态。
JK 触发器常被用作缓冲存储器、移位寄存器和计数器。
3．D 触发器
⎺R
⎺S
图44-1基本RS 触发器
G 2 ⎺⎺Q
Q 电路结构
图形符号
表44-1 基本RS 触发器功能表
表44-2 74LS112双JK 触发器功能表
图44-2 74LS112双JK 触发器引脚排列及逻辑符号
(a)引脚排列图
(b)逻辑符号图
在输入信号为单端的情况下一般使用D触发器，其状态方程为Q n+1=D n。
在CP脉冲的边沿时触发，亦是边沿触发器，触发器的状态只取决于时钟到来时D端的状态。
D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。
图44-3所示为74LS74双D触发器的引脚排列及逻辑符号。
其功能如表44-3所示。
4．触发器之间的相互转换
某一种触发器可以通过一定的转换
方法获得具有其它功能的触发器。
例如，
将JK触发器的J、K端连在一起，称为
T端，就成为T触发器，如图44-4(a)所
示，功能如表44-4所示。
状态方程为：
Q n+1=T⎺Q n+⎺TQ n
由功能表可见，当T=0时，时钟脉冲不会改变触发器的状态；当T=1时，每个时钟脉冲均令触发器状态翻转。
所以，若将T触发器的T端置“1”，如图44-4(b)所示，即得T’触发器。
在T’触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，此种触发器可用于计数脉冲个数的电路中。
同样，若将D触发器⎺Q端与D端相连，便转换成T’触发器，如图44-5所示。
JK触发器也可转换为D触发器，如图44-6所示。
表44-4 T触发器功能表
图44-4 JK触发器转换为T、T’触发器
(a)T触发器(b)T’触发器
图44-5 D触发器转
换为T’触发器
图44-6 JK触发器
转换为D触发器
图44-7双上升沿D触发器引脚排列
图44-8 双上升沿JK触发器
图44-3 74LS74双D触发器引脚排列及逻辑符号
(a)引脚排列(b)逻辑符号
5．CMOS 触发器
(1)CMOS 边沿型D 触发器。
CD4013是由CMOS 传输门构成的边沿型D 触发器。
它是上升沿触发的双D 触发器，表44-5所示为其功能表，图44-7所示为引脚排列。
(2)CMOS 边沿型JK 触发器
CD4027是由CMOS 传输门构成的边沿型JK 触发器。
它是上升沿触发的双JK 触发器，表44-6所示为其功能表，图44-8所示为引脚排列。
CMOS 触发器的直接置位、复位输入端S 和R 是高电平有效，当S=1(或R=1)时触发器直接接置1(或置0)。
直接置位S 端、复位R 端应遵守RS=0的约束条件，CMOS 触发器在工作时，S 和
R 必须均置0。
三．实验设备与器件 1．+5V 直流电源 2．双踪示波器 3．连续脉冲源 4．单次脉冲源 5．逻辑电平开关 6．逻辑电平显示器
7．74LS112(或CD4027)、74LS00(或CD4011)(见实验38/37)、74LS74(或CD4013) 四．实验预习
1．复习触发器的工作原理，熟记触发器
的逻辑功能，并预先画出记录表格；
2．分析图44-9
绘出CP 、CP A 和CP B 的波形，以便实验时与示波
器显示的波形对照；
3．电路仿真
(1)测试基本RS 触发器的逻辑功能，仿真电路如图44-10所示。
输入端⎺R 、⎺S 由
逻辑开关R 、S 表示，输出端Q 、⎺Q 由指示器Q 0、
Q 1表示。
(2)测试双JK 触发器74LS112逻辑功能，
仿真电路如图44-11所示。
图44-9 双相时钟脉冲电路
CP A CP B
图44-10 基本RS 触发器仿真电路
①测试⎺R D 、⎺S D 的复位、置位功能；
②测试JK 触发器的逻辑功能：触发器⎺R D 、⎺S D 、J 、K 端分别由逻辑开关R 、S 、J 、K 控制输入，脉冲输入端CP 由开关CLK 输入，其快捷键为空格键。
触发器输出Q 、⎺Q 由指示器Q 0、Q 1表示。
③将JK 触发器的J 、K 端连在一起，构成T 触发器。
仿真电路如图44-12所示。
由函数发生器产生脉冲信号输入CP （CLK ）端，观察触发器输出端Q 0、Q 1，并用示波器观察比较输入、输出波形。
(3)测试双D 触发器74LS74逻辑功能。
①测试⎺R D 、⎺S D 的复位、置位功能，仿真电路如图44-13所示。
②测试D 触发器的逻辑功能：触发器⎺R D 、⎺S D 端由开关R 、S 输入，触发器D 端由开关D 输入，脉冲输入CP 端由开关CLK 输入，输出由指示器Q 0、Q 1表示。
③将D 触发器的¯Q 端与D 端相连接，构成T ’触发器，仿真电路如图44-14所示。
由函数信号发生器产生脉冲信号输入CP （CLK ）端，观察触发器输出端Q 0、Q 1，并用示波器观察比较输入、输出波形。
五．实验内容与步骤
1．验证基本RS 触发器的逻辑功能
图44-11 JK 触发器逻辑功能仿真电路
图44-12 T 触发器逻辑功能仿真电路
图44-15 双相时钟脉冲电路仿真电路
Key = R
图44-13 D 触发器逻辑功能仿真电路
图44-14 T ’触发器逻辑功能仿真电路
用两个与非门组成基本RS 触发器，如图44-1所示，输入端⎺R 、⎺S 接逻辑开关，输出端Q 、⎺Q 接逻辑电平显示器，按表44-7所示要求测试并做记录。
2．测试双JK 触发器74LS112逻辑功能 (1)测试⎺R D 、⎺S D 的复位、置位功能
取74LS112中的一只JK 触发器，把⎺R D 、⎺S D 、J 、K 端接逻辑开关，CP 端接单次脉冲源，Q 、⎺Q 端接至逻辑电平显示器。
首先令⎺R D =0(⎺S D =1)和⎺S D =0(⎺R D =1)，记录此时的输出状态，然后保持复位端某一状态不变，任意改变J 、K 及CP 的数据，观察Q 、⎺Q 的状态。
自拟表格记录。
(2)测试JK 触发器的逻辑功能
参照表44-8，改变J 、K 、CP 端的数据，观察Q 、⎺Q 状态的变化是否发生在CP 脉冲的下降沿(即CP 由1→0)，并把Q 、⎺Q 的状态记录下来。
(3)测量T ’触发器的逻辑功能。
读者自行将JK 触发器接成T ’触发器。
把1HZ 的连续脉冲从CP 端输入，记录Q 端的变化。
再把1kHz 的连续脉冲从CP 端输入，用双踪示波器观察CP 、Q 、⎺Q 端波形，注意相位关系并描绘出来。
3．测试双D 触发器74LS74逻辑功能
(1)测试⎺R D 、⎺S D 的复位、置位功能
测试方法参照JK 触发器的实验内容，自拟表格记录。
(2)测试D 触发器的逻辑功能
参照表44-9进行测试，观察触发器状态的变化是否发生在
CP 脉冲的上升沿(即由0→1)，并记录。
(3)将D 触发器的⎺Q 端与D 端相连接，构成T ’触发器，参
照图44-5。
测试方法参考测试T ’触发器的实验内容并作记录。
六．实验报告要求
1．列表整理各类触发器的逻辑功能，总结观察到的波形，说明触发器的触发方式。
2．体会触发器的应用。
3．利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号，为什么？是否可以用作触发器的其它输入端的信号，又是为什么？。