实验4 计数器及应用
汇编语言实验4详细讲解
汇编语言实验4详细讲解一、引言汇编语言是一种底层的计算机语言，它直接操作计算机的硬件。
在汇编语言实验4中，我们将深入了解汇编语言的一些重要概念和技巧。
本文将详细讲解汇编语言实验4的内容，帮助读者更好地理解和应用汇编语言。
二、实验目的汇编语言实验4的主要目的是学习和掌握在汇编语言中使用条件和循环结构的方法。
通过实验，我们将能够编写能够根据条件执行不同操作的程序，并实现循环执行一定次数的功能。
三、实验内容1. 条件结构条件结构是根据条件的真假来执行不同的操作。
在汇编语言中，我们可以使用条件跳转指令来实现条件结构。
条件跳转指令根据条件寄存器的值来决定是否跳转到指定的地址执行。
常用的条件跳转指令有JZ、JNZ、JC、JNC等。
2. 循环结构循环结构是重复执行一段代码的结构。
在汇编语言中，我们可以使用循环指令来实现循环结构。
循环指令根据计数器的值来判断是否继续执行循环体，并在每次循环结束后更新计数器的值。
常用的循环指令有LOOP、LOOPE、LOOPZ、LOOPNE、LOOPNZ等。
四、实验步骤1. 定义和初始化计数器在循环结构中，我们首先需要定义一个计数器，并对其进行初始化。
计数器可以使用DX寄存器或AX寄存器来保存。
2. 执行循环体在循环结构中，我们需要执行的代码放在循环体中。
循环体的代码将会被重复执行，直到计数器的值为0或满足其他条件。
3. 更新计数器的值在每次循环结束后，我们需要更新计数器的值。
可以使用INC或DEC指令对计数器进行加1或减1操作。
4. 判断是否继续执行循环在每次循环结束后，我们需要判断是否继续执行循环。
可以使用循环指令来实现此功能。
根据计数器的值或其他条件来判断是否继续执行循环。
五、实验示例下面是一个简单的实验示例，演示了如何使用条件和循环结构来实现一个简单的程序：```MOV CX, 10 ; 初始化计数器为10MOV AX, 0 ; 将AX寄存器清零LOOP_START:ADD AX, CX ; 将CX的值加到AX中LOOP LOOP_START ; 循环执行，直到CX的值为0MOV BX, AX ; 将AX的值保存到BX寄存器中```在上面的示例中，我们首先将CX寄存器初始化为10，然后将AX 寄存器清零。
模4计数器
实验一模4计数器一、实验目的采用图形输入法设计模4计数器，并进行下载验证；能基本熟练其使用方法。
二、实验设备及内容1）PC一台；2）QuartusII配套软件；以模4计数器为例，完成QuartusII工程设计过程：创建工程文件、电路设计、编译综合、仿真验证、管脚配置、编程下载、硬件验证测试等等。
三、实验方法实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
实验步骤：1、创建工程文件1）指定工程文件名。
选择File---> New Project Wizard命令，要求工程文件名和顶层实体名一致。
2)添加源文件和用户库。
本实验略去。
3）选择目标器件。
Family中选Flex10k ，Target device选中Specific device selected in “Avaiable device”list 确定器件型号EPF10K20TI144-4。
4）选择第三方EDA工具。
本工程默认为None.5)工程信息确认。
2、设计输入（图形法）1）创建设计文件。
选择File-→new命令，然后选中Block Diagram/Schematic File。
2）元件的放置，元件命名及连接，完成后保存文件。
3、编译选择Processing→Compiler Tool，然后单击Start进行全编译。
4、仿真功能验证1）建立波形文件。
菜单File→New，选择Vector Waveform File。
2）添加节点。
菜单Edit→Insert→Insert Node or Bus 添加相应的节点，在Radix 列表中选Binary。
3）参数设置。
菜单Edit→End Time仿真结束时间改为2us，菜单Edit→Grid Size ,Period设置为100ns。
4）输入信号激励。
北京科技大学数电实验四 Quartus II集成计数器及移位寄存器应用
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
实验四-模10计数器与10分频电路
●实验名称：利用VerilogHDL设计一个模10加法计数器和一个时钟10分频电路●实验目的:1.熟悉用可编程器件实现基本时序逻辑电路的方法。
2.了解计数器的Verilog描述方法，以及偶数分频的思路与原理。
●预习要求：1.回顾数字电路中加法计数器的相关知识。
●实验说明：1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语言。
2.加法计数器表示随着时钟脉冲的输入，计数器从0开始正向计数，直到计满规定的模值后归零，然后依次循环计数。
模10计数器表示，计数器从0000~1001循环计数。
3.时钟分频电路的功能是，对输入的时钟频率进行偶数倍的降频（倍增其周期），10分频意味着分频后产生的新时钟周期是输入时钟的20倍。
●实验内容与步骤：1.新建一个属于自己的工程目录。
2.用VerilogHDL语言方式编写一个模10加法计数器cnt_10。
3.对此计数器模块进行编译和仿真。
4.用VerilogHDL语言方式编写一个20分频模块fenpin_20，对输入时钟进行20分频处理。
5.对此分频电路进行仿真。
●实验报告要求：1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。
2.将代码关键位置写上相应注释（可用中文）。
3.对仿真波形截图，贴到实验报告中。
●实验图表与数据：1. 模10加法计数器cnt_10的V erilog代码2. 模10加法计数器cnt_10的仿真波形：3. 20分频模块fenpin_10的Verilog代码：4. 20分频模块fenpin_10的仿真波形：。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称实验名称课程名称课程名称课程号课程号学院学院((系) 专业专业班级班级学生姓名学生姓名学号学号实验地点实验地点实验日期实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法构成计数器的方法3、熟悉中规模集成计数器应用、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；步计数器和异步计数器；根据计数制的不同，根据计数制的不同，根据计数制的不同，可分为二进制计数器、可分为二进制计数器、可分为二进制计数器、十进制计数十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图元，故又称为四位二进制同步计数器，其集成芯片管脚如图11所示：所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端数控制端 A 、B 、C 、D ；数据输出端；数据输出端 QA 、QB 、QC 、QD ；进位输出端；进位输出端 RCO ：使能端：使能端EP EP EP，，ET ET；预置端；预置端；预置端LD ；图1 74LS161 管脚图管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
微机原理实验4 可编程定时器计数器8253
实验三可编程定时器/计数器8253要求：按图15连接电路，并将OUT0接指示灯（高电红灯亮、低电平绿灯亮）。
将计数器0、计数器1分别设置为方式3，已知CLK0输入为1MHz的方波，计算两计数器的计数初值，使OUT1输出1s为周期的方波，接着退出程序返回DOS流程图：初始化计数器1初始化计数器0按任意键返回dos程序：stack segment stack 'stack'dw 32 dup (0)stack endsdata segmenttip db 'quit the program.$'data endscode segmentstart proc farassume ss:stack, cs:code,ds:datapush dssub ax,axpush axmov ax,datamov ds,axmov dx,283hmov al,77hout dx,almov dx,281hmov al,00hout dx,almov al,10hout dx,almov dx,283hmov al,37hout dx,almov dx,280hmov al,00hout dx,almov al,10hout dx,almov dx,offset tipmov ah,9int 21hmov ah,8int 21hmov ah,4chint 21hretstart endpcode endsend start分析总结：这次的程序真心是没什么好说的了，初始化完后就没有然后了（话说这也能叫程序的······），本来按我的想法得有一个输入计数值的结构和一秒自动检测误差的结构的，关于输入结构前面的实验已经出现过了应该不是很难办，而延时结构就比较麻烦了，直接的调用int 15h,ah 86h功能不知为啥老是出问题，也不晓得是不是我格式错了，而通过指令循环凑出1s延迟计算起来有些麻烦，稳定性可能还有些问题，这个可能还得去查多点资料了，不过只要延迟精确了误差也就几条指令罢了，之后显示的话也就稍微麻烦点而已了。
计数器的应用实验报告
计数器的应用实验报告计数器的应用实验报告引言：计数器是一种常见的电子元件，它能够记录和显示数字。
在现代科技发展的背景下，计数器的应用范围越来越广泛。
本实验旨在通过实际操作，探索计数器在不同领域的应用，并分析其优势和局限性。
一、计数器在物流管理中的应用物流管理是现代商业中不可或缺的一环。
通过计数器，物流公司可以实时追踪货物的数量，确保货物的准确配送。
计数器的高精度和稳定性使得物流管理更加高效，减少了人为错误的可能性。
二、计数器在生产线上的应用在生产线上，计数器可以用于记录产品的数量和速度。
通过计数器，工人可以快速了解生产线的运行状态，及时调整生产进度，提高生产效率。
此外，计数器还可以与其他设备进行联动，实现自动化生产，减少人力成本。
三、计数器在交通管理中的应用交通管理是城市发展中的重要环节，而计数器在此领域也发挥了重要作用。
通过安装在交通信号灯上的计数器，交通管理部门可以实时监测车辆流量，根据实际情况调整信号灯的时间，优化交通流动，减少拥堵现象的发生。
四、计数器在体育竞技中的应用计数器在体育竞技中的应用也非常广泛。
例如，在篮球比赛中，计数器可以记录比赛时间和得分情况，帮助裁判员判断比赛结果。
在田径比赛中，计数器可以记录选手的圈数和成绩，确保比赛的公正性和准确性。
五、计数器的优势和局限性计数器的优势在于其高精度、高稳定性和高可靠性。
它可以实时记录和显示数字，减少了人为错误的可能性，提高了工作效率。
然而，计数器也存在一些局限性。
例如，计数器只能记录数字，对于一些非数字化的信息无能为力。
此外，计数器的使用也受到环境条件和电源供应的限制。
结论：通过本实验，我们深入了解了计数器的应用领域和优势。
计数器在物流管理、生产线、交通管理和体育竞技等领域发挥着重要作用。
然而，我们也应该认识到计数器的局限性，不盲目依赖于它，而是结合实际情况，合理运用计数器，提高工作效率和质量。
实验四_计数译码显示
实验四 计数、译码、显示综合实验一、实验目的1、熟悉计数、译码、显示电路的工作原理及电路结构；2、了解计数器、译码器和显示器的逻辑功能；3、运用计数器、译码器和显示集成组件进行计数显示。
二、实验原理该实验电路由计数、译码、显示三部分构成。
计数单元是集成电路74LS192，它的引脚排列如图1。
74LS192是由四组触发器按8421BCD 码形式构成的十进制计数器，它具有双时钟输入，可进行加法和减法计数。
此外，还具有异步清零、异步置数和状态保持的功能。
它的功能真值表如表1所示。
译码电路采用集成电路74LS248，它是七段LED 字符显示译码器，其引脚排列如图2所示，输入的BCD 码由A 0、A 1、A 2、A 3输入，然后按字形规则译码后从Y 输出，输出端Y a 、Y b …..Y g 对CR VCC D 0D 1D 2D 3Q 0Q 2Q 1Q 3GNDCP D CP U BO CO LD图1. 74LS192引脚图表1. 74LS192功能表应于图3所示数码字形的a 、b 、……g 段。
本实验选用的显示器为共阴极型七段LED 显示器，七段中的每一段（取名为a 、b 、c 、d 、e 、f 、g ）均是一个发光二极管，当显示某一数字，例如显示“4”时，输入端f 、g 、b 、c 必须是高电平使相应字段发光。
74LS248的输入BCD 码与输出译码之间的对应关系如表2所示。
74LS192、74LS248及数码管相应端口的连接关系如图4所示。
在计数状态下，74LS192的输出端Q 3、Q 2、Q 1、Q 0有相应的计数输出传送到译码器74LS248的输入端，经74LS248译码后的输出传送到数码管的对应输入，即可显示输入的计数脉冲数。
图2. 74LS248引脚图图3. 数码管表2. 74LS248的输入BCD 码与输出译码之间的对应关系图4. 74LS192、74LS248及数码管相应端口的连接关系三、实验内容及实验报告要求1、首先根据图4在实验板上将74LS192、74LS248及数码管的相应端口连接好。
计数器实验报告
实验4计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。
图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端 CP U—加计数端 CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端 CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
当CR 为低电平，LD 为高电平时，执行计数功能。
执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。
执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。
表5－9－2加法计数减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
数电实验四——精选推荐
实验四：时序逻辑电路(集成寄存器和计数器)一、实验目的：1．熟悉中规模集成计数器的逻辑功能和使用方法；掌握用集成计数器组成任意模数为M的计数器。
2．加深理解移位寄存器的工作原理及逻辑功能描述；熟悉中规模集成移位寄存器的逻辑功能和使用方法；掌握用移位寄存器组成环形计数器的基本原理和设计方法。
二、知识点提示和实验原理：㈠计数器：计数器的应用十分广泛，不仅可用来计数，也可用于分频、定时和数字运算。
计数器种类繁多，根据计数体制不同，计数器可分为二进制计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其他的称为任意进制计数器。
根据计数器的增减趋势的不同，计数器可分为加法计数器和减法计数器。
根据计数脉冲引入方式不同，计数又可分为同步计数器和异步计数器。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
用集成计数器实现任意M进制计数器：一般情况任意M进制计数器的结构分为3类，第一种是由集成二进制计数器构成，第二种为移位寄存器构成的移位寄存型计数器，第三种为集成触发器构成的简单专用计数器。
当M较小时通过对集成计数器的改造即可以实现，当M较大时，可通过多片计数器级联实现。
实现方法：(1)当所需计数器M值小于集成计数器本身二进制计数最大值时，用置数(清零)法构成任意进制计数器；⑵当所需计数器M值大于集成计数器本身二进制计数最大值时，可采用级联法构成任意进制计数器。
常用的中规模集成器件：4位二进制计数器74HC161，十进制计数器74HC160，加减计数器74HC191、74HC193,异步计数器74LS290。
所有芯片的电路、功能表见教材。
㈡寄存器：寄存器用来寄存二进制信息，将一些待运算的数据、代码或运算的中间结果暂时寄存起来。
按功能划分，寄存器可分为数码寄存器和移位寄存器两大类。
数码寄存器用来存放数码，一般具有接收数码、保持并清除原有数码等功能，电路结构和工作原理郡比较简单。
4位二进制计数器实验
计算机组成原理实验报告院系：专业：班级：学号：姓名：指导老师：2014年11月20日实验一 4位二进制计数器实验一、实验环境1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。
二、实验目的1、熟悉VHDL 语言的编写。
2、验证计数器的计数功能。
三、实验要求本实验要求设计一个4位二进制计数器。
要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。
（其次要求下载到实验版实现显示）四、实验原理计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321下面对同步二进制加法计数器做一些介绍。
实验四 32位计数器
32位计数器1、实验目的熟悉ISE系列软件的设计流程和基本工具使用。
2、实验内容（1）创建ISE工程。
（2）VHDL语言设计输入。
（3）完成简单的设计约束，设计综合和设计实现，并生成下载配置文件。
（4）在Spartan 3E开发板上实现32位计数器的计数的显示。
3、实验器材Spartan 3E开发板。
4、实验说明实验中所需要的源文件在本报告附录中。
5、实验步骤步骤1：创建ISE工程（1）启动桌面上的ISE9.1图标，在Project Navigator中选择File→New Project。
（2）在弹出的对话框（见图1）中，设置工程名为count32，工程存放路径为E:\work\，顶层模块类型选择HDL，并单击Next按钮。
图1 ISE工程属性对话框（3）出现图2所示对话框，目标器件选择spartan3E,具体设计如下图图2 ISE工程属性对话框（4）一直点击Next，直到出现图3（即是刚才所设定的），最后点击Finish。
图3 工程设计总表出现图4，这就是所建立的工程，现在我们需要在里面完成我们的设计。
图4 ISE工程属性对话框步骤2：创建新的VHDL设计文件（1）在ISE用户界面中，选择Project→New Source。
（2）在弹出的对话框（见图5）中，选择VHDL Module作为源程序类型，设置文件名为count32，并单击“下一步”按钮。
图5 VHDL的New Source Wizard（3）点击Next，直到出现图6，直到Finish。
图6 程序总结（4）点击Finish之后出现程序编辑窗口，在窗口中进行程序编辑。
输入32位计数器程序并保存（程序见附录），编辑窗口如图7。
图7 保存后的程序编辑窗口步骤3：利用XST进行设计综合并仿真（1）点击processes目录下的synthesize-XST可以实现综合。
单击synthesize-XST左边的可以展开它。
综合后可以点击生成相应的文件并观察。
计数器实验原理
计数器实验原理
计数器实验的原理是基于电子数字技术实现的。
它通过将输入的电信号进行计数，并根据给定的规则输出相应的计数结果。
计数器的工作原理通常利用触发器和逻辑门电路来实现。
触发器是一种能够存储和传递信息的电子器件。
计数器中使用的触发器被称为“触发型计数器”，它能够周期性地切换输出状态，从而实现计数功能。
计数器通常有一个输入端，称为时钟输入。
时钟输入接收外部的时钟信号，根据时钟信号的变化来切换触发器的状态。
当时钟信号的边沿（上升沿或下降沿）到来时，触发器的状态会发生变化。
计数器一般有几个输出端，每个输出端对应一个计数值。
当时钟信号到来时，计数器根据规定的计数规则改变输出的计数值。
不同类型的计数器有不同的计数规则，常见的有二进制计数器、十进制计数器和BCD码计数器等。
计数器可以实现多种功能，如正向计数、负向计数、加法计数、减法计数、循环计数等。
通过不同的触发器和逻辑门的组合，可以实现各种复杂的计数功能。
计数器广泛应用于各个领域，如计算机、通信、测量等。
它们能够对事件、信号、数据等进行计数和统计，提供了有效的计数和计量手段。
实验4用气垫导轨测量速度和加速度
用e判断结果：
完全弹性:v2 v1 v10 v10 m1 m2 完全非弹性： m1 v共
【实验步骤】 (1)气垫导轨倾斜，测定a，两种方
法各测6组，采用求平均值法得a1,
逐差法求得a2，将两者进行比较。
t1 t2 , v1 v2 （2）气垫导轨调平，
（3）完全弹性碰撞，通用计数器放在
注意事项
★导轨工作面和滑块内表面有较好的光洁度，且二
者精密吻合。使用前要用酒精擦拭干净。
★使用导轨时要先通气，再把滑块放入气垫导轨上。
严禁在未通气前就将滑块放在导轨工作面上滑动， 以免擦伤导轨物碰伤导轨和滑块
的工作面。
3．碰撞：将P1和P2各接一只光电门。
使两只带U型挡光片的滑块相撞，计数器显示如下：
【实验原理及内容】
1、通用计数器上计时1和计时2的介绍：
L2 L1 L1
计时2
计时1
挡光片移动方向
L v t t很小时，v v瞬
2、滑块运动的加速度ɑ：气垫导轨下垫一个 垫块，导轨处于倾斜状态 （1）将通用计数器置于“ɑ”记录v1和v2 （cm/s）， △t为循环数据1-2（ms）
的挡光片宽度数值不相符时，可重新设定。在已存 入实验数据的情况下，按住数值转换键不放，就可
重新选择所需要的挡光片宽度，否则速度和加速度
的数值将是错误的。新设定的数值将保留
到关闭电源为止。
• 数值提取键：
• 做完实验后，数据自动存入该键。当存储满后，
实验数据不再存入，可用此键提出前几次实验 值。取完数据后，可用功能复位健改变实验功 能及改变挡光片设定宽度的方法实现复位清零。
滑块
返
MUJ-6B型通用电脑计数器
电子天平
实验4 双向计数器设计
实验四 双向计数器设计一、实验目的学习时序电路的设计、仿真和硬件测试，进一步熟悉VHDL 设计技术； 掌握双向异步清零计数器（加/减1器）的设计方法。
二、设计描述及方法1． 设计电路的接口描述。
图5-1双向含异步清0和同步时钟使能的4位加法器管脚图如图5-1，引脚说明如下： • clk 是计数端口；• reset 是异步清零信号，高电平有效；• enable 是使能端，当它为高电平时，才能将加1器的输出值加载到锁存器的数据端 • dir 是加减操作的控制选择，高电平加1器；低电平减1器 • yout[3..0]是四位数据输出端，通过锁定数码管用以显示输出数据； •cout 是计数溢出端。
2． 真值表。
如表5-1所示：表5-1 双向含异步清0和同步时钟使能的4位加法器真值表3． 电路设计基本方法To 7-segment decoder To a LED这是一个单时钟十六进制计数器；“双向”指的是加1还是减1操作，可以用语句if dir=’1’then …else实现；“异步清零”指的是只要reset为高电平，立即清零，而不需要等待时钟脉冲（计数脉冲）到来；“同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端，而是需要等到下一个时钟，在时钟信号的控制下再相应。
三、设计步骤完成计数器的VHDL描述，并对其进行波形仿真，确定结果正确。
四、硬件验证(选做)1．选择实验电路结构5对该设计进行硬件验证。
在该实验电路结构中，将键8（PIO7）对应为reset控制信号，键7（PIO6）对应为enable控制信号，键6（PIO5）对应为dir控制信号，yout是计数输出接数码1（PIO19-PIO16，低位靠右），计数溢出cout接发光管D8（PIO15）；时钟clk接clock0，通过短路帽选择4Hz信号。
2．查阅系统引脚对照表，完成引脚锁定。
3．重新编译成功后，完成器件的下载配置。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验4计数器及应用
一、实验目的
1、学习用集成触发器构成计数器的方法
2、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系
统的定时、分频和执行数字运算以及其它特定的逻辑功能。
1、74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示
图5-9-1
图中LD—置数端 CP U—加计数端 CP D—减计数端
CO—非同步进位输出端BO—非同步借位输出端
D0、D1、D2、D3—计数器输入端
Q0
2、计数器的级联使用
一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数
器级联使用。
同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。
图5－9－
图5-9-2 4、实现任意进制计数
（1） 用复位法获得任意进制计数器
假定已有N 进制计数器，而需要得到一个M 进制计数器时，只要M ＜N ，用复位法使计数器计数到M 时置“0”，即获得M 进制计数器。
如图5－9－3所示为一个由74LS192十进制计数器接成的6进制计数器。
(2) 利用预置功能获M 进制计数器
图5－9－5是一个特殊12进制的计数器电路方案。
在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数。
如图所示，当计数到13时，通过与非门产生一个复位信号，使74LS192(2)〔时十位〕直接置成0000，而CC40192(1)，即时的个位直接置成0001，实现12进制
图5-9-5
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、译码显示器
8、 74LS192*6
四、实验内容
1利用两片74LS192实现0-→99递增
2也是利用两片74LS192实现99-→0递减
3利用两片74LS192实现60进制
4利用两片74LS192实现12进制。