差分信号走线原则
Allegro差分线走线规则
Allegro差分线走线规则SOFER TECHNICAL FILE Allegro 15.x 差分线布线规则设置Doc Scope : Cadence Allegro 15.xDoc Number : SFTCA06001Author :SOFERCreate Date :2005-5-30Rev : 1.00Allegro 15.x差分线布线规则设置文档内容介绍：1.文档背景 (3)2.Differential Pair信号介绍 (3)3.如何在Allegro中定义Differential Pair属性 (4)4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8)5.怎样设定Differential Pair对与对之间的间距 (11)1.文档背景a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB 板子信号质量。
b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的事情，很多情况板厂都没有办法调整到所需的阻抗。
c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。
虽然Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。
2.Differential Pair信号介绍差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
USB2.0差分走线要求
USB2.0差分走线要求USB通用串行总线(Universal SerialBus)，目前我们所说的USB一般都是指USB2.0，USB2.0接口是目前许多高速数据传输设备的首选接口,从1.1过渡到2.O,作为其重要指标的设备传输速度，从1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高速。
USB的特点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用安装方便。
正是因为其以上优点现在很多视频设备也都采用USB传输。
USB2.0设备高速数据传输PCB板设计。
对于高速数据传输PCB板设计最主要的就是差分信号线设计，设计好坏关乎整个设备能否正常运行。
1、USB2.0接口差分信号线设计USB2.0协议定义由两根差分信号线(D、D-)传输高速数字信号，最高的传输速率为480Mbps。
差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)Ω。
在设计PCB板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。
由于不同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。
差分线由两根平行绘制在PCB板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗与其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以与PCB板材料的介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。
影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。
当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。
差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。
差分信号差分线
差分信号，差分线一个差分信号是用一个数值来表示两个物理量之间的差异。
从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。
在某些系统里,系统'地'被用作电压基准点。
当'地'当作电压测量基准时,这种信号规划被称之为单端的。
我们使用该术语是因为信号是用单个导体上的电压来表示的。
差分信号的第一个好处是,因为你在控制'基准'电压,所以能够很容易地识别小信号。
在一个地做基准,单端信号方案的系统里,测量信号的精确值依赖系统内'地'的一致性。
信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。
从差分信号恢复的信号值在很大程度上与'地'的精确值无关,而在某一范围内。
差分信号的第二个主要好处是,它对外部电磁干扰（EMI）是高度免疫的。
一个干扰源几乎相同程度地影响差分信号对的每一端。
既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。
除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少。
差分信号的第三个主要好处是，时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
差分线布线规则设置
Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001Author :SOFERCreate Date :2005-5-30Rev :1.00Allegro 15.x差分线布线规则设置文档内容介绍：1.文档背景 (3)2.Differential Pair信号介绍 (3)3.如何在Allegro中定义Differential Pair属性 (4)4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8)5.怎样设定Differential Pair对与对之间的间距 (11)1.文档背景a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。
b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的事情，很多情况板厂都没有办法调整到所需的阻抗。
c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。
虽然Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。
2.Differential Pair信号介绍差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
allegro差分线设置规则
allegro差分线设置规则Allegro差分线设置规则引言：Allegro差分线是一种常用的信号传输方式，在电路设计中起到了重要的作用。
本文将探讨Allegro差分线设置规则，从理论和实践角度介绍如何正确地设置Allegro差分线以保证信号传输的准确性和稳定性。
一、什么是Allegro差分线？Allegro差分线是一种差分信号传输方式，通过同时传输正负两个信号来降低干扰和提高信号的抗噪声能力。
差分信号在信号线上的电压差被解读为二进制信号，从而实现数据传输。
Allegro差分线广泛应用于高速数据传输、音频信号传输等领域。
二、设置规则1. 差分线对称布局：为了减小差分信号间的电磁干扰，差分线应该尽量保持对称布局。
在PCB设计中，可以通过布局对称的方式将差分信号线放置在相邻的层上，并且保持相同的长度和宽度，以确保信号的平衡传输。
2. 差分线长度匹配：差分线的长度差异会导致信号的相位差，从而影响信号的准确性和稳定性。
因此，在布线过程中，应尽量使差分线的长度保持一致，以确保信号的同步传输。
3. 差分线与其他信号线的间隔：为了避免干扰，差分线应与其他信号线保持一定的间隔。
特别是与高频信号线、时钟线等应尽量保持一定的距离，以减小相互之间的电磁干扰。
4. 差分线与地线的间隔：差分线与地线之间的间隔也需要特别注意。
过大的间隔会增加信号线的阻抗，影响信号的传输质量；而过小的间隔则容易导致信号与地线之间的串扰干扰。
因此，在实际设计中，应根据具体情况合理设置差分线与地线的间隔。
5. 差分线的屏蔽与接地：为了进一步降低差分线的干扰，可以采用屏蔽措施。
常见的做法是在差分线周围设置屏蔽层，并将屏蔽层接地，以消除外部电磁干扰对信号的影响。
6. 差分线的阻抗匹配：差分线的阻抗匹配是保证信号传输质量的关键。
在设计中，应根据差分线的特性和设计要求，选择合适的阻抗值。
常见的阻抗匹配方式有微带线和差分对线，设计时需要注意保持差分线的阻抗匹配。
差分线处理要求
差分线处理要求差分信号处理规则1、什么是差分信号：差分信号是⽤⼀个数值来表⽰两个物理量之间的差异。
从严格意义上来讲，所有电压信号都是差分的，因为⼀个电压只能是相对于另⼀个电压⽽⾔的。
在某些系统⾥，系统'地'被⽤作电压基准点。
当'地'当作电压测量基准时，这种信号规划被称之为单端的。
我们使⽤该术语是因为信号是⽤单个导体上的电压来表⽰的。
另⼀⽅⾯，⼀个差分信号作⽤在两个导体上。
信号值是两个导体间的电压差。
尽管不是⾮常必要，这两个电压的平均值还是会经常保持⼀致。
我们⽤⼀个⽅法对差分信号做⼀下⽐喻，差分信号就好⽐是跷跷板上的两个⼈，当⼀通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过⽐较这两个电压的差值来判断逻辑状态“0”还是“1”。
⽽承载差分信号的那⼀对⾛线就称为差分⾛线。
差分信号和普通的单端信号（单根）⾛线相⽐，最明显的优势体现在以下三个⽅⾯：a.抗⼲扰能⼒强，因为两根差分⾛线之间的耦合很好，当外界存在噪声⼲扰时，⼏乎是同时被耦合到两条线上，⽽接收端关⼼的只是两信号的差值，所以外界的共模噪声可以被完全抵b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，⽽不像普通单端信号依靠⾼低两个阈值电压判断，因⽽受⼯艺，温度的影响⼩，能降低时序上的误差，同时也更适2、差分信号处理要求：由于差分信号频率⼀般都⽐较⾼，所以在⾛线过程中，尽量以不打折，少打折，不打孔，少打孔为优差分信号每换⼀次层⾯（即打⼀个孔）则相当于跨⼀次切割，所以要严格控制过孔数⽬，过孔数不可整对信号全程要求等长等距，等距要求到每⼀个环节点，如下图：3、如果⽆法避免要打孔，则需注意尽可能保持美观,换层处VIA⽔平或者垂直⽅向须对齐,换层后避免反当⽆法顺接的时候可以考虑反向⾛线，但前提条件是确实⽆法顺接4、每⼀对线在换层处必须配⼀颗GND VIA，⽤于回路通道。
ad差分线规则
ad差分线规则AD差分线规则是一种常见的电路设计规则，主要用于在PCB板上布线时，保证信号传输的稳定性和可靠性。
下面是AD差分线规则的详细介绍：1. 差分线的定义差分线是指一对相互平衡的导线，它们在电压上具有相反的极性，并且它们之间的电压差值是一个确定的值。
2. 差分信号传输原理差分信号传输可以有效地减少共模噪声和电磁干扰。
当信号从发送器传输到接收器时，两根导线之间会产生一个相反极性的电场，这个电场可以抵消外部干扰信号对两根导线产生的影响，从而实现了可靠的信号传输。
3. AD差分线规则为了保证差分信号传输的稳定性和可靠性，在PCB板上进行布线时需要遵循以下AD差分线规则：(1) 差分对应该尽可能地靠近，并且在布局时应该保持平衡。
(2) 差分对应该采用同样长度、同样宽度、同样层次、同样距离等参数进行设计。
(3) 差分对应该采用同样的线宽、线距和阻抗控制参数。
(4) 差分对应该采用相同的引脚布局方式，以保证两根导线之间的长度和位置一致。
(5) 差分对应该采用相同的终端电阻，以保证信号传输的匹配性。
4. 差分线布局技巧在进行差分线布局时，需要注意以下技巧：(1) 在布局时应该尽可能地减少导线长度，以减小信号传输延迟和损耗。
(2) 在布局时应该尽可能地避免与其他信号线交叉或平行走向，以减少干扰和串扰。
(3) 在布局时应该尽可能地保持导线之间的距离一致，以保证阻抗匹配性。
(4) 在布局时应该尽可能地避免锐角转弯或直角转弯，以减小信号反射和损耗。
总之，AD差分线规则是保证差分信号传输稳定性和可靠性的重要设计规则。
在进行PCB板设计时，需要严格遵守这些规则，并结合实际情况灵活运用各种技巧来实现最佳的设计效果。
电路板设计过程中采用差分信号线布线的优点布线规则
电路板设计过程中采用差分信号线布线的优点布线规则电路板设计过程中采用差分信号线布线的优点布线规则布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB 的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。
众所周知，信号具有沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。
差分和共模方式差模信号透过一对信号线来传输。
一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。
差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。
单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。
差分信号中的每一个信号都要透过地电路来返回。
由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成份。
共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。
对这个概念的理解并不直观，因为很难想象如何产生这样的信号。
这主要是因为通常我们并不产生共模信号的缘故。
共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪音信号。
共模信号几乎总是‘有害的’，许多设计规则就是专为预防共模信号出现而设计的。
差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线1这样的信号线时更是如此。
这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。
在差分线对的布局布线过程中，我们希望差分线对中的两个PCB 线完全一致。
这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。
差分走线,蛇形线走线注意
差分走线,蛇形线的走线注意差分走线,蛇形线走线注意电子博客网作者：不详布线（Layout）是 PCB 设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 就是传输线的特征阻抗。
举个例子，对于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来说，一个直角带来的电容量大概为 0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。
差分线pcb走线原则
差分线pcb走线原则
PCB走线原则是电子工程师在设计PCB时必须遵守的一条原则：也就是PCB上的每一条线路都应该被归为不同类别，使其不会相互干扰。
这条原则可以分为差分线PCB走线和非差分线PCB走线两大类。
差分线PCB走线是指将PCB上的每一条线路分成有意义的类别，比如
信号线、控制线、电源线和地线，以便将PCB上的每一类线路彼此隔离，从而避免由于线路的不同属性引起的相互影响。
例如，当信号线、控制线和电源线放置在不同的类别内时，它们之间
的电压变化会互相影响，从而使信号传输失真，而在不同信号和控制
线彼此隔离的情况下，他们之间的交互影响可以得到控制。
如此一来，所有线路的电压波动都可以隔离，从而使电子装置的工作更加稳定和
可靠。
此外，地线也非常重要，因为它起到了“接地”的作用，将整个PCB
系统与外界环境隔离，防止系统出现电池荷电现象或不安全现象发生。
因此，差分线PCB走线原则是一个非常重要的原则，电子工程师在PCB 走线过程中应当特别注意，把每一类线路彼此隔离，因为只有这样才
能保证系统的稳定性和可靠性。
差分信号走线要注意什么
差分信号走线要注意什么?差模信号沿一对走线传播。
其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反（至少理论上如此）的信号。
我们中的大部分都能直观地理解信号是如何沿导线或走线传播的，即便我们也许对这种连接方式的名称并不熟悉——单端模式。
术语“单端”模式将这种方式同至少其它两种信号传播模式区分开来：差模和共模。
后面两种常常看起来更加复杂。
差模差模信号沿一对走线传播。
其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反（至少理论上如此）的信号。
差分与单端模式并不像它们乍看上去那样有很大的不同。
记住，所有信号都有回路。
一般地，单端信号从一个零电位，或地，电路返回。
差分信号的每一分支都将从地电路返回，除非因为每个信号都大小相等且极性相反以至于返回电流完全抵消了（它们中没有任何一部分出现在零电位或地电路上）。
尽管我不打算在专栏中就这个问题花太多时间，共模是指同时在一个（差分）信号的线对或者在单端走线和地上出现的信号。
对我们来说这并不容易直观地去理解，因为我们很难想象怎样才能产生这样的信号。
相反通常我们不会产生共模信号。
通常这些都是由电路的寄生环境或者从邻近的外部源耦合进电路产生的。
共模信号总是很“糟糕”，许多设计规则就是用来防止它们的发生。
差分走线尽管看起来这样的顺序不是很好，我要在叙述使用差分走线的优点之前首先来讲述差分信号的布线规则。
这样当我讨论（下面）这些优点时，就可以解释这些相关的规则是如何来支持这些优点的。
大部分时候（也有例外）差分信号也是高速信号。
这样，高速设计规则通常也是适用的，尤其是关于设计走线使之看起来像是传输线的情况。
这意味着我们必须仔细地进行设计和布线，如此，走线的特征阻抗在沿线才能保持不变。
在差分对布线时，我们期望每根走线都与其配对走线完全一致。
也就是说，在最大的可实现范围内，差分对中每根走线应该具有一致的阻抗与一致的长度。
差分走线通常以线对的方式进行布线，线对的间距沿线处处保持不变。
差分信号走线原则
差分信号走线原则1.差分对称原则：差分信号的两个互补信号线应该尽量保持对称布局，即尽量保证它们的长度、角度和距离等参数保持一致，以减小相互间的串扰和不平衡。
2.信号走线尽量直线化：为了减小差分信号中的串扰和延迟，两根差分信号线应尽量直接相连，避免“S”型曲线或任何形式的弯曲。
3.差分信号线的相互距离保持一致：为了减小差分信号中的共模干扰，应保证差分信号线的相互距离尽量一致。
一般情况下，两根差分信号线中心线之间的距离应保持在一定范围内，通常为3～5倍的线宽。
4.减小与其他信号线的交叉：差分信号线与其他信号线的交叉会引入串扰和相互耦合，因此应尽量避免与其他信号线的交叉。
如果无法避免，可以采取交错布线的方式，即将差分信号线连续布置在其他信号线之间，以此减小相互间的干扰。
5.差分信号线的终端匹配：为了保持差分信号线的信号完整性，应在其终端中加入匹配电阻，使信号在两个终端之间得到正确的阻抗匹配，减小信号反射和折射。
6.地引线的布线原则：差分信号线的地引线应尽量保持对称布线，即两个地引线的长度、位置和走向应尽量一致，以减小共模噪声引入。
除了以上的差分信号走线原则，还应注意以下一些细节：1.差分信号线的宽度：差分信号线的宽度应根据设计要求和制造工艺来确定，通常宽度越大，差分信号线的阻抗越低，传输性能越好。
2.差分信号线的层次选择：在多层板设计中，应尽量选择内层板进行差分信号的布线，以减小与外部信号线的干扰。
3.差分信号线的地与电源引线：差分信号线的地引线和电源引线应尽量靠近差分信号线布线，以减小相互间的串扰。
总之，差分信号走线原则可以帮助设计者减小差分信号中的串扰、共模噪声和延迟等问题，提高高速差分信号系统的传输性能和抗干扰能力。
在实际设计中，还需要考虑具体的应用场景和设计要求，灵活应用这些原则，以达到最佳的设计效果。
什么是差分线？三分钟看懂差分线！硬件工程师电路设计基础知识！
什么是差分线？三分钟看懂差分线！硬件工程师电路设计基础知识！燚智能硬件开发大讲堂用简单的语言，讲复杂的技术！什么是差分线差分线用通俗的话讲，用两条平行的、等长的走线传输相位差180度的同一信号。
说白了，就是一根线传输正信号，一根线传输负信号。
正信号减去负信号，得到2倍强度的有用信号。
而两根线路上的干扰信号是一样的，相减之后干扰信号就没了。
差分线的原理，正减去负等于2倍正差分线有什么用使用差分线是为了抗干扰，从两个角度可以说明它的优点。
第一，在相同电平幅度的信号中，差分线的峰峰值是单端线的两倍。
第二，在相同的电路环境中，由于单端走线参考的是地平面，对于外界的干扰，受到的影响和地平面上受到的同一干扰表现差异很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消（单端走线电压基准为地平面）；而差分线由于是平行等长走线，在相同的电路环境中，两条走线的耦合度很高，在受到同一干扰源时，两天线上的干扰程度接近，而差分线电压基准点为对应的另外一条走线，而不是地平面，对于共模干扰有较好的抑制能力。
哪些地方用到差分线差分线想要更高的抗干扰能力，来获得低的误码率，提升传输速率，但他需要比单端线对一条额外的线作为信号的回流线。
所以，只有在追求更高的传输速率或者更强的抗干扰能力的设计中才会不惜增加电路线的数量来保证传输的速率和更强的抗干扰能力。
MIPI的信号走线长距离传输，网线，485，CAN差分线为了适应不同的功能需求，对于一些方面做了倾斜。
比如：485、CAN，为了追求更远的传输距离，在使用差分走线的情况下还提高的传输电平（RS485：-7V至+12V之间CAN 5V），降低了传输速率（RS485：小于10Mbps CAN：小于1Mbps）。
而电脑端连接的网线使用差分双绞线，由于传输距离小于485、CAN等总线，电压相对较低只有3V左右，传输速率可达到1Gbps，而双绞电话线由于需要带负载，电压高达48V（高内阻），传输速率也较网线要低。
差分走线,蛇形线走线注意
差分走线,蛇形线的走线注意差分走线,蛇形线走线注意电子博客网作者：不详布线（Layout）是 PCB 设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 就是传输线的特征阻抗。
举个例子，对于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来说，一个直角带来的电容量大概为 0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。
PCB设计---PCB中差分走线及等长注意事项
PCB设计---差分走线的一些注意事项
1.差分线走线时，思考最有利的出线方式，否则会增加不耦合长度、增加对内误差长度，
从而影响差分信号质量。
例如以下几组对比：
A．调整一侧走线方向
B．调整两侧走线方向
总结：
a.走线时要考虑出线方式是否最佳；
b.模块化布局时，需要整整齐齐；整体布局后，结合走线情况，可以调整模块化
布局时的扇出方式，使走线更合理；这里的调整也要注意美观性，不能太随意。
2.差分线绕对内等长，本质是为了减小相位误差，原则上在线路长度不一致处进行补偿，
速率越高，越要坚持此原则；对于速率不高的线路，通常习惯在阻抗不连续处（包括不耦合处）一次补偿完；对内等长的3W2S原则；
3.多个小波浪要紧相邻，即上图中的B=D=F=H;
4.对内小波浪连续长度尽量不要超过200mil；见下图：长度超过200mil，此时考虑是否可
以通过改变出线方式减小对内误差，或者通过在其他相位不一致处进行补偿；
5.小波浪要满足规范要求，下图1号突起满足规范，2号不满足规范；
L=3W；H=1gap；（W：差分线宽；gap：差分线的耦合间距）
6.绕对间等长时，gap优先5W；空间比较密集时，可根据情况减小；
7.差分线和其他线间距4W以上；一般不小于15mil；通过间距规则进行约束；
注意：差分的min line space的值要小于等于primary gap；
Kevin Feng
华东上海组。
差分走线
差分走线差分信号（Differential Signal）在高速电路设计中得应用越来越广泛，电路中最关键得信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好得性能呢？带着这两个问题，我们进行下一部分得讨论。
何为差分信号？通俗地说，就就是驱动端发送两个等值、反相得信号，接收端通过比较这两个电压得差值来判断逻辑状态“0”还就是“1”。
而承载差分信号得那一对走线就称为差分走线。
差分信号与普通得单端信号走线相比，最明显得优势体现在以下三个方面：a、抗干扰能力强，因为两根差分走线之间得耦合很好，当外界存在噪声干扰时，几乎就是同时被耦合到两条线上，而接收端关心得只就是两信号得差值，所以外界得共模噪声可以被完全抵消。
b、能有效抑制EMI，同样得道理，由于两根信号得极性相反，她们对外辐射得电磁场可以相互抵消，耦合得越紧密，泄放到外界得电磁能量越少。
c、时序定位精确，由于差分信号得开关变化就是位于两个信号得交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度得影响小，能降低时序上得误差，同时也更适合于低幅度信号得电路。
目前流行得LVDS（low voltage differential signaling）就就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注得还就是如何确保在实际走线中能完全发挥差分走线得这些优势。
也许只要就是接触过Layout得人都会了解差分走线得一般要求，那就就是“等长、等距”。
等长就是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要就是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也就是差分走线得要求之一。
但所有这些规则都不就是用来生搬硬套得，不少工程师似乎还不了解高速差分信号传输得本质。
下面重点讨论一下PCB差分信号设计中几个常见得误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
差分信号走线原则
设计规则1我们处理差分信号的第一个规则是：走线必须等长。
有人激烈地反对这条规则。
通常他们的争论的基础包括了信号时序。
他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。
根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。
并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。
问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。
与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。
将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。
因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。
差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。
但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。
同时假设走线长度完全相等，信号严格大小相等且极性相反。
因此，没有通过地的返回电流。
但是，尽管如此，平面层上存在一个感应电流！任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。
这种机制与串扰的机制完全相同。
这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。
因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。
但这不是返回电流。
所有的返回电流已经抵消了。
因此，这纯粹是平面上的耦合噪声。
问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。
其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。
差分走线
差分走线差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。
差分信号的设置与布线
差分对信号的设置与布线差分信号就是用两根完全一样，极性相反的信号传输一路数据，依靠两根信 号电平差进行判断逻辑状态“0”还是“1”。
为了保证两根信号完全一致，在布线时 要保持并行，线宽、线间距保持不变。
低电压差分信号，即LVDS（Low Voltage Differential Signaling）。
它是一 种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百 Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
在以前的protel99se包括更早的版本中，是不直接支持差分布线的，这也 使得在高速电路逐渐普遍的今天，protel99se的使用已经稍微不适应目前的电 路设计。
但是06年底altium公司推出的protel 升级版本altium designer增加了一千多种新功能， 完全可以面对和支持高速高密板的设计， 使得 “protel” 在中国的垄断地位更加稳固。
增加的功能当然也包括了支持差分对布线。
下面就为大家简单介绍一下altium designer中差分对的设置以及布线。
一、 差分线在 altium designer中的定义差分线的定义在软件中有两种方法：在原理图环境中定义和在pcb环境中 定义。
（一）原理图环境中定义在一个工程的原理图环境中选择Place\directives\differential pairs放置一对差 分符号，再加以命名即可。
注意差分对的命名规名称要相同，名称的后缀分别标 以_P和_N。
如图1所示：图 1（二）PCB环境中定义在一个工程的PCB环境中的pcb编辑面板中选择Differential pairs editor。
如图2所示：图2然后点击add增加差分对，弹出图 3的对话框：图3在这里可以重命名和定义差分信号。
二、 差分线在 altium designer中的布线三、在PCB环境下点击 Place\differential pairs routing 就可以进行差分布线了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
差分信号走线原则
差分信号走线原则
差分线对的工作原理是使接收到的信号等于两个互补并且彼此互为参考的信号之间的差值，因此可以极大地降低信号的电气噪声效应。
而单端信号的工作原理是接收信号等于信号与电源或地之间的差值，因此信号或电源系统上的噪声不能被有效抵消。
这就是差分信号对高速信号如此有效的原因，也是它用于快速串行总线和双倍数据率存储器的原因。
在差分线对中，正负两边都必须始终在相同的环境下沿着传输路径传送。
正负两边必须紧靠在一起，以使正负信号经由这些信号上相应点的电磁场而彼此耦合。
差分线对是对称的，因此它们的环境也必须对称。
当然，完美的对称是不可能实现的，因为至少存在着尺寸公差。
但设计师如果遵循一些基本规则还是可以获得接近理想的最佳差分信号结果。
建议
确保信号同一时间出现在每条线路的同一点上。
要使走线的各段等长，如图中相同的字母表示的那样。
如果差分线对带有串联端接电阻或共模滤波器，那幺这些器件到差分驱动器正负两端引脚的连接距离应该是相等的。
最好按点到点布线，在任何情况下都要让分支线或支路(图中的C)保持在0.6Tr英寸以内，这里Tr指驱动器输出上升时间。
图中的A和E要尽可能使用相同的长度限制规则。
采用现场解决工具(field solver)设计走线间隔，这样可以方便地获得偶模和奇模阻抗值。
50欧姆的电路板并不意味着偶模、奇模或差分特征阻抗也是50欧姆。