《控制器接口》PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(6)读/写电路 读/写电路可接收CPU对8259A的初始化命令字ICW和操 作命令字OCW，并将其存入相应的端口寄存器，来规 定8259A的工作方式和控制模式；也可以向CPU提供各 端口寄存器的内容。
(7)数据总线缓冲器 连接系统总线和8259A的内部总线，用于传输8259A的 控制字或状态字，以及中断类型号。
INT:中断请求输出线，与CPU的INTR相连；
INTA:中断允许线，接收来自CPU的中断响应信号I NTR，与CPU的INTA相连。
CS :片选信号端。 WR：写信号控制端。CPU把命令字写入相应寄存器。 RD：读信号控制端。CPU读取IRR，ISR，IMR的内容或中
断级的BCD码。
A偶择0:奇地端地址口址，地端另址口一选。个择为线奇。地一址片。8A205=90A选有择2个偶端地口址地端址口，，一A0个=1为选
注意：8259的A0和8086的A1相连。
CAS2～CAS0:级联信号线，主片为输出，发送从设备标志； 从片为输入，接收从设备标志。 SP/EN:主从/允许缓冲线，具有双向功能；若8259采用缓 冲方式，此引脚作为输出，反之为输入。作为输入时的SP 使用时用于区别主、从片。对于主片，SP=1；对于从片， SP=0。作为输出的EN使用时，用于启动8259至CPU之间的 数据总线缓冲器。
6.1.2 8259A的内部结构和管脚
1、8259A的内部结构
同
数据总 线缓冲
CPU
器
一
侧
读/写
的
逻辑
连
接
部
件
用于多片82 59A级联
控制逻辑
同
中
断
当前
优
服务
Hale Waihona Puke Baidu
先
寄存
权
器ISR
电
路
中断 请求 寄存
器
源 一 侧 的 连
接
中断屏蔽寄存器IMR
部
件
(1)中断请求寄存器IRR 保存从IR0～IR7来的中断请求信号，某位=1表示
0 1 00 0 0 0 0 2 1 0 77 6 5 4 3
最高级 最低级
IR4的服务结束以后
2.中断屏蔽方式
(可1)在普中通断屏服蔽方务式程序中用中断屏蔽命令来屏蔽当前 通正过在编服程务将的中中断断屏级蔽别字时写，入同IM时R而使实ISR现中。对某应一当前 位中处为理断1的级则本屏的级蔽位中对自断应动，的清还中“真断0”请正，求开从；放而为了屏0其则蔽他开了较放当低对前级应正的中在 的断中请断求请。求特。殊屏蔽方式可通过操作命令字OCW3来 (设2)置特或殊取屏消蔽。方式
对 应的IRi有中断请求
(2)当前中断服务寄存器ISR ISR是一个8位寄存器，用于寄存所有正在被服务的中断 级。在中断响应的第一个INTA周期，使对应的ISR位置1 而IRR位清0；执行中断结束命令EOI使ISR相应位清0。
(3)中断屏蔽寄存器IMR IMR是一个8位寄存器，存放中断屏蔽字，某位=1表示
知识要点：Intel 80x86微机系统中的 中断控制器8259A、DMA控制器8237A、定时/ 计数器8253的内部结构，工作原理和应用技 术。
重点及难点：8259A的内部结构、中断 管理方式及其编程设置；8237A的内部结构、 工作方式、寄存器及编程应用；8253的内部 结构、工作方式及编程应用。
(2)特殊全嵌套方式
和一般全嵌套方式基本相同，区别在于： 在特殊全嵌套方式下，处理某一中断时，可 实现对同级中断请求的响应。
系统中只有单片8259A时，通常用全嵌套 方式；而当8259A多片级连时，主片必须采用 特殊全嵌套方式，从片可采用一般全嵌套方 式。
注: 特殊全嵌套仅用于多个8259A级连时的 主 8259A ， 而 不 能 用 于 从 属 8259A 或 单 8259A 系统。
在I优R于3先最：级低初，始则时I3的R4最最2低高优。1先权0由编程7 指定6 。例5 如指4 定
最高级 最低级
IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0
ISRi 0 1 0 1 0 0 0 0
76543210
ISR内容
最低级
设在为IR4服务
最高级
ISR内容
IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0
6.1 中断控制器8259A
6.1.1 8259A的功能
⑴ 每片8259A可以有8级优先权控制，通过级联 可扩展至64级； ⑵ 每一级都可以由编程进行屏蔽或开放； ⑶ 有多种中断优先权排队方式； ⑷ 当中断响应时，可提供由用户设定的中断类 型号； ⑸ 可以通过编程来选择8259A的各种工作方式； ⑹ 8259A可以使用在不同的微处理器系统中。
(8)级连缓冲/比较器 控制多片8259A的级连，扩展中断级。多片8259A级连 时，一片为主，其余为从。最多可9片级连，扩展64 级中断。
2. 8259A的管脚及其功能
8259A是28脚双列直插式芯片。
D7～D0:双向三态数据线，直接与系统数据总线低 8位相连；
IR0～IR7:中断请求输入线，与外设相连，优先权 0至7递减；
VCC，GND:分别接+5v电源和接地。
6.1.3 8259A的中断管理方式
8259A有多种工作方式，都可以通过编程来设定。
1.优先级设置方式 在中断处理过程中允许被更高优先级的
事件所中断称为中断嵌套。8259A有两种中断嵌 套方式：
(1)一般/普通全嵌套方式
一般全嵌套方式是8259A最常用的工作方式，初 始化后的默认工作方式。此时中断优先权的级别是固 定的，IR0~IR7递减。CPU响应中断时，屏蔽掉与它同 级或低级的中断请求。
(3)优先权自动循环方式
优先权自动循环方式一般用于系统中有多个相同优 先权的中断源的场合。 某一中断源受到服务后，其优先级自动降为最低。 优先权在IR0~IR7上循环左移，与之相邻的优先级 就升为最高。初始时IR0最高，IR7最低。
优先级可编程改变 (4)优先权特殊循环方式
优先权特殊循IR环7 方IR式6与IR优5先IR权4自IR动3循IR环2方IR式1的IR区0别
对应的IRi输入被屏蔽，为0开放该中断请求。可通过指令 设置。
(4)优先权电路PR 用于识别和管理IRR中各位的优先权级别。能进行优
先级判别，把未被屏蔽的最高优先级的中断请求送到CPU。
(5)控制逻辑电路 控制逻辑电路根据CPU对8259A编程设定的工作方式管 理8259A，负责发出INTR和接收INTA，并使INTA转化 为内部所需的各种控制信号。
(7)数据总线缓冲器 连接系统总线和8259A的内部总线，用于传输8259A的 控制字或状态字，以及中断类型号。
INT:中断请求输出线，与CPU的INTR相连；
INTA:中断允许线，接收来自CPU的中断响应信号I NTR，与CPU的INTA相连。
CS :片选信号端。 WR：写信号控制端。CPU把命令字写入相应寄存器。 RD：读信号控制端。CPU读取IRR，ISR，IMR的内容或中
断级的BCD码。
A偶择0:奇地端地址口址，地端另址口一选。个择为线奇。地一址片。8A205=90A选有择2个偶端地口址地端址口，，一A0个=1为选
注意：8259的A0和8086的A1相连。
CAS2～CAS0:级联信号线，主片为输出，发送从设备标志； 从片为输入，接收从设备标志。 SP/EN:主从/允许缓冲线，具有双向功能；若8259采用缓 冲方式，此引脚作为输出，反之为输入。作为输入时的SP 使用时用于区别主、从片。对于主片，SP=1；对于从片， SP=0。作为输出的EN使用时，用于启动8259至CPU之间的 数据总线缓冲器。
6.1.2 8259A的内部结构和管脚
1、8259A的内部结构
同
数据总 线缓冲
CPU
器
一
侧
读/写
的
逻辑
连
接
部
件
用于多片82 59A级联
控制逻辑
同
中
断
当前
优
服务
Hale Waihona Puke Baidu
先
寄存
权
器ISR
电
路
中断 请求 寄存
器
源 一 侧 的 连
接
中断屏蔽寄存器IMR
部
件
(1)中断请求寄存器IRR 保存从IR0～IR7来的中断请求信号，某位=1表示
0 1 00 0 0 0 0 2 1 0 77 6 5 4 3
最高级 最低级
IR4的服务结束以后
2.中断屏蔽方式
(可1)在普中通断屏服蔽方务式程序中用中断屏蔽命令来屏蔽当前 通正过在编服程务将的中中断断屏级蔽别字时写，入同IM时R而使实ISR现中。对某应一当前 位中处为理断1的级则本屏的级蔽位中对自断应动，的清还中“真断0”请正，求开从；放而为了屏0其则蔽他开了较放当低对前级应正的中在 的断中请断求请。求特。殊屏蔽方式可通过操作命令字OCW3来 (设2)置特或殊取屏消蔽。方式
对 应的IRi有中断请求
(2)当前中断服务寄存器ISR ISR是一个8位寄存器，用于寄存所有正在被服务的中断 级。在中断响应的第一个INTA周期，使对应的ISR位置1 而IRR位清0；执行中断结束命令EOI使ISR相应位清0。
(3)中断屏蔽寄存器IMR IMR是一个8位寄存器，存放中断屏蔽字，某位=1表示
知识要点：Intel 80x86微机系统中的 中断控制器8259A、DMA控制器8237A、定时/ 计数器8253的内部结构，工作原理和应用技 术。
重点及难点：8259A的内部结构、中断 管理方式及其编程设置；8237A的内部结构、 工作方式、寄存器及编程应用；8253的内部 结构、工作方式及编程应用。
(2)特殊全嵌套方式
和一般全嵌套方式基本相同，区别在于： 在特殊全嵌套方式下，处理某一中断时，可 实现对同级中断请求的响应。
系统中只有单片8259A时，通常用全嵌套 方式；而当8259A多片级连时，主片必须采用 特殊全嵌套方式，从片可采用一般全嵌套方 式。
注: 特殊全嵌套仅用于多个8259A级连时的 主 8259A ， 而 不 能 用 于 从 属 8259A 或 单 8259A 系统。
在I优R于3先最：级低初，始则时I3的R4最最2低高优。1先权0由编程7 指定6 。例5 如指4 定
最高级 最低级
IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0
ISRi 0 1 0 1 0 0 0 0
76543210
ISR内容
最低级
设在为IR4服务
最高级
ISR内容
IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0
6.1 中断控制器8259A
6.1.1 8259A的功能
⑴ 每片8259A可以有8级优先权控制，通过级联 可扩展至64级； ⑵ 每一级都可以由编程进行屏蔽或开放； ⑶ 有多种中断优先权排队方式； ⑷ 当中断响应时，可提供由用户设定的中断类 型号； ⑸ 可以通过编程来选择8259A的各种工作方式； ⑹ 8259A可以使用在不同的微处理器系统中。
(8)级连缓冲/比较器 控制多片8259A的级连，扩展中断级。多片8259A级连 时，一片为主，其余为从。最多可9片级连，扩展64 级中断。
2. 8259A的管脚及其功能
8259A是28脚双列直插式芯片。
D7～D0:双向三态数据线，直接与系统数据总线低 8位相连；
IR0～IR7:中断请求输入线，与外设相连，优先权 0至7递减；
VCC，GND:分别接+5v电源和接地。
6.1.3 8259A的中断管理方式
8259A有多种工作方式，都可以通过编程来设定。
1.优先级设置方式 在中断处理过程中允许被更高优先级的
事件所中断称为中断嵌套。8259A有两种中断嵌 套方式：
(1)一般/普通全嵌套方式
一般全嵌套方式是8259A最常用的工作方式，初 始化后的默认工作方式。此时中断优先权的级别是固 定的，IR0~IR7递减。CPU响应中断时，屏蔽掉与它同 级或低级的中断请求。
(3)优先权自动循环方式
优先权自动循环方式一般用于系统中有多个相同优 先权的中断源的场合。 某一中断源受到服务后，其优先级自动降为最低。 优先权在IR0~IR7上循环左移，与之相邻的优先级 就升为最高。初始时IR0最高，IR7最低。
优先级可编程改变 (4)优先权特殊循环方式
优先权特殊循IR环7 方IR式6与IR优5先IR权4自IR动3循IR环2方IR式1的IR区0别
对应的IRi输入被屏蔽，为0开放该中断请求。可通过指令 设置。
(4)优先权电路PR 用于识别和管理IRR中各位的优先权级别。能进行优
先级判别，把未被屏蔽的最高优先级的中断请求送到CPU。
(5)控制逻辑电路 控制逻辑电路根据CPU对8259A编程设定的工作方式管 理8259A，负责发出INTR和接收INTA，并使INTA转化 为内部所需的各种控制信号。