实验三 触发器特性测试
预习实验三：触发器功能测试
专业班次 18 组别
题目实验三触发器功能测试——预习报告姓名（学号）（2018 ）日期 19.4.5
一、实验目的
1.掌握常用触发器的逻辑功能和测试方法
二、实验仪器与元器件
1.数字实验箱
2.四2输入与非门（74LS00）
双D触发器（74LS74）
双JK触器（74LS107）
三、实验注意事项
1.运用数字逻辑的基本原理，选用相应材料连接各芯片功能测试原理图和应用电路设计的原理图.
2.参照设计好的电路图，完成电路接线.
3.根据设计要求完成电路逻辑功能与数据的验证.
四、实验项目及原理
实验步骤：
1.基本RS触发器逻辑功能测试
四2输入与非门集成块（74LS00）的管教引线如下图5-1所示，按图5-2接线，按表5-1要求测试，并把结果填入表中(电平指示灯亮时，输出为“1”，否则输出为“0”)
专业班次 18 组别
题目实验三触发器功能测试——预习报告姓名（学号）（2018 ）日期 19.4.5
2.集成D触发器逻辑功能测试
双D触发器74LS74的接线引脚编号如图5-3所示，按图5-4接线。在D为“1”或“0”状态下，CP端输入首次正脉冲（接数字实验箱中的A或A’），观察CP作用前后，触发器Q端状态和D端输入信号之间的关系，把实验结果填入表5-2中，并注意CP是上升沿还是下降沿触发。
3.将D触发器转换为T触发器
将D触发器的D端和Q’端相联，按图5-5所示，就转换为T触发器，它的逻辑功能是每来一个时钟脉冲，翻转一次，即Qn+1=Qn’，具有计数功能。
按表5-3操作，并填入结果
专业班次 18 组别
题目实验三触发器功能测试——预习报告姓名（学号）（2018 ）日期 19.4.5
触发器实验报告
实验3 触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能
2、掌握集成触发器的逻辑功能及使用方法
3、熟悉触发器之间相互转换的方法
二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器
图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表5－8－1为基本RS触发器的功能表。
基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。
表5－8－1
输入输出
S R Q n+1Q n+1
0 1 1 0
1 0 0 1
1 1 Q n Q n
0 0 φφ
图5—8—1 基本RS触发器
2、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。
JK触发器的状态方程为
Q n+1＝J Q n＋K Q n
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
实验三 触发器及应用
实验三触发器及应用
一、实验目的
1．熟悉基本RS触发器、K触发器、D触发器的功能测试。
2．了解的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3．了解触发器之间的转换方式、
4．熟悉触发器的实际应用。
二、实验设备
1．数字电路试验箱
2．数字双踪示波器
3．数字万用表
4．74LS00、74LS74
三、实验原理
触发器是一个具有记忆功能的二进制信息存储器，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。按其功能可分为有RS触发器、JK触发器，D触发器、T和T’功能等触发器。触发方式有电平触发和边沿触发两种。
1. 基本RS触发器是最基本的触发器由二个与非门交叉耦合构成的基本RS触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为=0时触发器被置“1”；为置“0”端，因为=0时触发器被置“0”，当==1时状态保持。基本RS触发器也可以有二个“与非门”组成，此时为高电平触发有效。
基本RS 触发器逻辑图
2. D 触发器在时钟脉冲CP 的前沿（正跳变0—>1）发生翻转，触发器的次态Q 取
决于脉冲上升沿到来之前D 端的状态，即
Q =D 。因此，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D 端的数据状态变化，不会影响触发器的输出状态。R 和S 分别是决定触发器初始状态
实验三：触发器的功能测试及其应用
实验名称：触发器的功能测试及其应用
一、实验目的：
1.熟悉基本R-S触发器、J-K触发器和D触发器的逻辑功能。
2.熟悉触发器的应用。
二、实验原理：
依据J－K触发器、D触发器的逻辑功能测试。
三、实验内容
1．测试基本R-S触发器的逻辑功能。在实验箱上用74LS00组成下图所示电路，对基本R—S触发器的逻辑功能进行测试。
电路图如下：
逻辑功能如右表所示：
Rd Sd Q
0 0 不定
0 1 0
1 0 1
1 1 保持
2.测试J-K触发器的逻辑功能。74LS112是双J-K触发器，利用试验箱上的0-1电平，高低电平指示和单脉冲测试74LS112中的一个J-K触发器的逻辑功能。并构成2分频电路，实现2分频功能。
3．测试D触发器的逻辑功能。74LS74是双D触发器，利用试验箱上的0-1电平，高低电平指示和单脉冲测试74LS74中的一个D触发器的逻辑功能。用74LS74和74LS138译码器实现彩灯的循环电路，要求8只彩灯，7亮1暗，且这一暗灯可以循环移动。
四、实验总结
（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）
实验3 触发器
学生实验报告
实验课名称：VHDL硬件描述语言
实验项目名称：触发器
专业名称：电子科学与技术
班级：32050802
学号：3205080225
学生姓名：杨权业
教师姓名：程鸿亮
__2010_年_11_月_7_日
组别_____________________同组同学_____黄应福_______________ 实验日期_2010_年_11月_7日实验室名称______________成绩_____
注：要求使用最右面6个开关。3）用LED阵列实现状态输出的显示：
触发器功能测试实验报告 031210434
触发器功能测试
031210425 刘思何
一．实验目的
1.了解时钟脉冲的触发作用
2.掌握基本RS、JK、D触发器的逻辑功能、编写和使用
3.理解触发器所实现的状态转换功能
二．实验器件
开发板、计算机、vivado软件
三．实验内容
1.基本RS触发器的编写，验证并且生成IP核。连接电路图，在R,S两引脚输入不同的电平，测试输出端电平。
module rs_ff10(
input s_n,
input r_n,
output q
);
reg q;
always@*
begin
case({s_n,r_n})
2'b00 : q=1'bx;
2'b01 : q=1'b1;
2'b10 : q=1'b0;
2'b11 : q=q;
endcase
end
endmodule
2.JK触发器的编写，验证并且生成IP 核。
module jk_ff10(
input clk,
output q,
output q_n,
input j,
input k
);
reg q;
always@(posedge clk) begin
case({j,k})
2'b00 : q<=q;
2'b01 : q<=1'b0;
2'b10 : q<=1'b1;
2'b11 : q<=~q;
default : q<=1'bx;
endcase
end
assign q_n=~q; endmodule
先将s_n、r_n置于10或01状态，然后将其置于11状态，给j、k一个初始激励信号，随后一上一下拨动s_n、r_n的开关，输入一个时钟信号，观察q、q_n灯的亮灭情况。
数据库实验3触发器报告参考模板
数据库技专题训练I(2014年春)
数据库专题训练------触发器
实验报告
系别：计算机科学与技术
班级：计11-3班
姓名：黄娟娟
学号：11101020324
成绩：
评语：
指导教师签字：日期：
实验二触发器
一、实验环境及要求
触发器是一种特殊的存储过程，不能被用户直接调用。可以包含复杂的 SQL 语句。在特定事件发生时自动触发执行，通常用于实现强制业务规则和数据完整性。DML触发器分为两种类型：AFTER 触发器和 INSTEAD OF触发器。
通过本次实验掌握触发器的创建方法以及使用方法。
二、实验步骤及结果
1)创建一个名为tri_Insert_S的触发器，测试改触发器的执行情况，并给出实
验结果。当插入的新记录中Sage的值不是18至25之间的数值时，就激活该触发器，撤销该插入操作，并给出错误提示。
use SXCJ
go
create trigger tri_Insert_S on S
after insert
as
if exists(select*from inserted
where Sage>=18 and Sage<=25)
print'添加成功！'
else
begin
print'无法添加！'
rollback transaction
end
go
insert into S values('S8','黄丽','女',26,'计算机')
insert into S values('S8','黄丽','女',20,'计算机')
select*
from S
go
显示如下：
i nsert into S values('S8','黄丽','女',26,'计算机')
实验三 触发器的应用
实验内容
2、D触发器逻辑功能测试（74LS74） 、 触发器逻辑功能测试 触发器逻辑功能测试（ ） 1）功能测试。D和CP端为任意状态，测试 ）功能测试。 和 端为任意状态 测试D 端为任意状态， 触发器的直接置位功能。 触发器的直接置位功能。 2）测试D触发器逻辑功能，记录测试结果。 ）测试 触发器逻辑功能 记录测试结果。 触发器逻辑功能， 3、触发器逻辑功能的转换 、 触发器转换T触发器和 触发器， 将D触发器转换 触发器和 触发器，用示波 触发器转换 触发器和T’触发器 器测量其输入、输出波形。 器测量其输入、输出波形。
实验器件
74LS74、 74LS74、74LS00
74LS74—D触发器 74LS74
74LS74的真值表 74LS74的真值表
实验原理图
思考题
1. 在触发器实验中，用高低电平接触发器 在触发器实验中，用高低电平接触发器CP 当触发翻转时， 端，当触发翻转时，为什么有时出现不稳定 状态？ 状态？ 2. 如何用触发器组成最简单的防颤电路？ 如何用触发器组成最简单的防颤电路？
触发器的应用
实验目的
1. 熟悉各类触发器的逻辑功能 和测试方法 2. 掌握触发器逻辑功能的转换
实验Hale Waihona Puke Baidu容
1. 基本 触发器逻辑功能测试 基本RS触发器逻辑功能测试 测试电路如图所示。 输入与非门构成基本RS触 测试电路如图所示。用2输入与非门构成基本 触 输入与非门构成基本 发器，当输入端加不同电平时， 发器，当输入端加不同电平时，观察输出端相应的 状态，记录数据。当输入端同时为0后 状态，记录数据。当输入端同时为 后，再恢复到同 时为1时 重复几次看输出状态是否稳定。 时为 时，重复几次看输出状态是否稳定。
三态输出触发器和锁存器实验报告有数据
三态输出触发器和锁存器实验报告有数据
1. 理解三态输出触发器和锁存器的工作原理；
2. 掌握三态输出触发器和锁存器的实验方法；
3. 熟悉使用示波器进行实验测量和数据分析。
实验器材:
- 简易逻辑实验箱
- 三态输出触发器芯片（例如74LS373）
- 锁存器芯片（例如74LS175）
- 计时器芯片（例如555）
- 示波器
- 电源和电线等其他辅助器材
实验原理:
1. 三态输出触发器（Tri-state Output Flip-Flop）:
三态输出触发器是一种特殊的双稳态触发器，其输出可以处于三种状态之一: 高电平、低电平和高阻态（High-Z）。利用一个使能端（Enable）来控制输出状态，当使能端为低电平时，输出处于高阻态，此时输出不受触发器的状态控制；当使能端为高电平时，输出由触发器的状态决定。
74LS373是一种广泛使用的三态输出触发器芯片，其引脚功能如下（以16位为例）：
- D0 ~ D15: 数据输入端，用于输入要存储的数据；
- OE：输出使能端，用于控制输出状态；
- LE：锁存使能端，用于控制存储操作；
- Q0 ~ Q15: 输出端，输出存储的数据。
实验中，我们将通过控制OE和LE端的电平来实现三态输出触发器的控制和数据存储。
2. 锁存器（Latch）:
锁存器是一种具有存储功能的触发器，可以通过控制使能端来实现数据的锁存和释放。常见的锁存器有SR锁存器和D锁存器等。
74LS175是一种广泛使用的锁存器芯片，其引脚功能如下（以四位为例）：- D0 ~ D3: 数据输入端，用于输入要存储的数据；
实验三 实验报告 1
实验三触发器逻辑功能及动作特点研究
实验报告
一、实验目的
1. 熟悉常见触发器的逻辑功能。
2．掌握触发器逻辑功能的测试方法。
3．体会触发器的动作特点。
二、实验内容和步骤
1、查阅芯片的PDF文件资料，分清管脚名与逻辑功能对应的关系。
CD4027
CD4013
2、静态测试
验证CD4027、CD4013等所用到的芯片的逻辑功能。
通过实验箱的验证，CD4027
芯片的输入与输出与真值
表相符，逻辑功能正常。
通过实验箱的验证，CD4013
芯片的输入与输出与真值
表相符，逻辑功能正常。
3、验证JK 触发器CD4027、CD4013的逻辑功能，并注意观察：
a. 异步清零端R、异步置位端S改变触发器输出，是低电平有效或高电平有效？
b. 异步清零端R、异步置位端S改变触发器输出，是否受时钟信号的控制？
c.若异步清零端R、异步置位端S不起作用，触发器初始通电后的输出状态是否可预知？
d.触发器的输出端的变化发生的时刻，即上升沿或下降沿翻转？
答：
a、低电平。R和S不能同时为高电平。当R为1、S为0时，输出Q一定为0，因此R可称为复位端。当S为1、R为0时，输出Q一定为1。当R、S均为0时，Q在CP端有脉冲上升沿到来时动作，具体是Q=D，即若D为1则Q也为1，若D为0则Q也为0。
b、不受时钟信号的控制。时钟信号一般为脉冲方波信号，高低电平交错，所以信号存在上升沿与下降沿，同步置零/置位就是在时钟信号上升沿或下降沿时刻出发的信号。异步置零/置位不受CLK（时钟信号）的约束。
c、不可预知。
d、上升沿。
4、用1片CD4013中的两个D触发器（可配合少量逻辑门）设计一个供两人使用的简易抢答器，要求如下：
实验报告 触发器
实验报告触发器
实验报告：触发器
引言：
触发器是数字电路中常见的重要元件，它可以存储和控制信号的传输。本实验旨在通过实际搭建触发器电路，了解其工作原理和应用。
一、实验目的
本实验的目的是通过实际搭建触发器电路，掌握触发器的工作原理、特性和应用。
二、实验器材和原理
2.1 实验器材：
- 电路实验板
- 电源
- 电压表
- 电流表
- 逻辑门芯片
- 连接线
2.2 实验原理：
触发器是一种存储器件，可以存储和控制信号的传输。它由多个逻辑门组成，根据输入信号的不同，可以分为RS触发器、D触发器、JK触发器和T触发器等多种类型。
三、实验步骤
3.1 搭建RS触发器电路
首先，将两个逻辑门芯片连接在电路实验板上，一个作为RS触发器的输入端，另一个作为输出端。然后，将电源和适当的电阻连接到逻辑门芯片上，以提供
所需的电压和电流。最后，根据电路图连接连线，搭建完整的RS触发器电路。
3.2 检验和调试电路
在搭建好电路后，使用电压表和电流表检验电路的电压和电流是否正常。如果
有异常，需要及时排除故障。然后，通过改变输入信号，观察输出信号的变化。根据实验结果，对电路进行调试，确保触发器的正常工作。
3.3 测试触发器的特性
在调试完电路后，可以进行一些实验来测试触发器的特性。例如，可以通过改
变输入信号的频率和占空比，观察输出信号的变化。还可以通过改变逻辑门芯
片的类型，比较不同类型触发器的性能差异。
四、实验结果和分析
通过实验，我们可以得到触发器的工作特性和性能数据。根据实验结果，我们
可以分析触发器的优缺点，以及在数字电路设计中的应用。
触发器功能测试实验报告
触发器功能测试实验报告
触发器功能测试实验报告
一、引言
触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。
二、实验目的
1. 了解触发器的基本原理和工作模式；
2. 掌握触发器的功能测试方法；
3. 验证不同类型触发器的工作特性。
三、实验器材和材料
1. 实验板；
2. 电源供应器；
3. 逻辑分析仪；
4. 电压表；
5. 连接线。
四、实验步骤
1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；
2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。
五、实验结果与分析
1. RS触发器测试：
a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；
b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；
c. 分析波形，验证RS触发器在不同输入情况下的工作特性。
2. D触发器测试：
a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；
b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；
c. 分析波形，验证D触发器在不同输入情况下的工作特性。
3. JK触发器测试：
a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；
b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；
触发器的实验报告
触发器的实验报告
触发器的实验报告
引言：
触发器是数字电路中常用的一种元件，它具有记忆功能，能够存储和传递信息。在本次实验中，我们将通过搭建和测试不同类型的触发器电路，深入了解触发
器的工作原理和应用。
一、RS触发器的搭建与测试
RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。我们首先按照
电路图搭建RS触发器电路，并连接输入和输出信号线。然后，通过输入不同的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当
输入信号为11时，输出保持不变。这说明RS触发器能够存储和传递信息，并
且具有稳定的工作状态。
二、D触发器的搭建与测试
D触发器是一种常用的触发器，它具有单个输入端和两个输出端。我们按照电
路图搭建D触发器电路，并连接输入和输出信号线。接下来，我们通过改变输
入信号的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为0时，输出保持不变；当输入信号为1时，输出与输入信号同步。这表明D触发器可
以根据输入信号的变化来更新输出信号，实现信息的存储和传递。
三、JK触发器的搭建与测试
JK触发器是一种常用的触发器，它具有两个输入端和两个输出端。我们按照电
路图搭建JK触发器电路，并连接输入和输出信号线。然后，我们通过改变输入
信号的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当输入信号为11时，输出取反。这说明JK触发器能够根据输入信号的不同来更新输出信号，并具有翻转输出的功能。
实验三 触发器的功能测试
一、实验目的
1．掌握基本RS、JK和D触发器的逻辑功能 掌握基本RS、JK和 RS 2．掌握触发器的使用和测试方法 3．熟悉触发器之间相互转换的方法
二、实验仪器和设备 数字实验箱 芯片
CC4011 CC4013 CC4027
二、实验仪器和设备
数字电路实验箱
脉冲源
脉冲源
CC4013引脚排列图 引脚排列图
１、基本RS触发器功能测试 基本RS触发器功能测试 RS
用与非门CC4011组成基本 触发器， 组成基本RS触发器 用与非门 组成基本 触发器， 并测量其功能，按表记录实验结果。 并测量其功能，按表记录实验结果。当 R 同时为0后 再恢复到同时为1时 和 S 同时为 后，再恢复到同时为 时，多 测几次看输出状态是否稳定。 测几次看输出状态是否稳定。
1.与非门组成的基本 触发器 与非门组成的基本RS触发器 与非门组成的基本
由两个与非门组成的基本触发器如图， 由两个与非门组成的基本触发器如图，它有两 个输出端，两个输入端，逻辑功能见表所示。 个输出端，两个输入端，逻辑功能见表所示。
S
1 1 0 0
R
Q 1 0 1 0
Q
不变 不变 0 1 1 0 不定 不定
触发器功能测试（ １、基本RS触发器功能测试（续） 基本 触发器功能测试
S
0 1 1 0
触发器及参数测试实验报告
触发器及参数测试实验报告
一、引言
触发器及参数测试是软件测试中一种重要的测试方法，用于验证系统在触发某些特定事件或输入参数时的响应和行为。本实验通过设计和执行一系列测试用例，对触发器及参数测试进行了研究和分析，探讨了在不同条件下系统的行为和性能。
二、触发器测试概述
触发器是系统中的一种特殊机制，通过监测和捕捉特定的事件或条件，来触发系统中预定义的响应或操作。触发器测试的目的是验证系统在各种触发事件或条件下的正确性和可靠性，包括触发条件的识别、触发操作的执行以及触发结果的验证。
三、参数测试概述
参数测试是针对系统或软件的输入参数进行的测试，目的是验证系统对不同参数输入的处理和响应是否符合预期。参数测试主要涉及参数范围、边界条件和异常情况等。
四、设计测试用例
在本次实验中，我们设计了以下测试用例进行触发器及参数测试：
1. 触发器测试
1.1 触发事件测试
•测试用例1：模拟用户登录，验证系统是否能正确响应登录事件。
•测试用例2：模拟网络断开，验证系统是否能正确捕捉该事件并进行处理。
1.2 触发条件测试
•测试用例3：测试系统在不同温度条件下的触发条件，验证系统对温度变化的响应和处理。
•测试用例4：测试系统在不同用户权限下的触发条件，验证系统对权限变化的响应和处理。
2. 参数测试
2.1 参数范围测试
•测试用例5：测试系统在参数范围内的边界值，验证系统对边界值的处理和响应。
•测试用例6：测试系统在参数范围外的值，验证系统对参数范围外值的处理和响应。
2.2 边界条件测试
•测试用例7：测试系统在边界条件下的输入参数，验证系统对边界条件的处理和响应。
实验三触发器,移位寄存器实验
实验三触发器、移位寄存器实验
一、实验目的
1、掌握基本SR触发器、D触发器、JK触发器的工作原理。
2、学会正确使用SR触发器、D触发器、JK触发器。
3、熟悉移位寄存器的电路结构及工作原理。
4、掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。
二、实验所用器件和仪表
1、四2输入与非门74LS00 1片
2、双D触发器74LS74 2片
3、双JK触发器74LS73 1片
4、四位双向通用移位寄存器74LS194 2片
5、万用表
6、示波器
7、实验箱
三、实验内容
1、设计基本SR触发器并验证其功能。
2、验证D触发器功能。
3、验证JK触发器功能。
4、使用74LS74双D触发器构成右移寄存器，测试工作情况。
5、使用74LS74双D触发器构成循环右移寄存器，测试工作情况。
6、验证双向移位寄存器74LS194的逻辑功能。
7、使用两片74LS194构成串/并行转换器。
四、实验接线图和测试步骤
根据触发器的定义，Q和Q应互补，因此R = 0，S = 0是非法状态。SR触发器真值表如下：
注：PR=S D，CLR=R D
上图是测试D触发器的接线图，K1、K2、K3是电平开关输出，LED0、LED1是电平指示灯，AK1宽单脉冲，1MHz、10MHz是时钟脉冲。左图为单次脉冲的测试，右图为连续脉冲的测试。
测试步骤如下：
（1）CLR = 0，PR = 1，测得Q = ，Q = 。
（2）CLR = 1，PR = 1，测得Q = ，Q = 。
（3）CLR = 1，PR = 0，测得Q = ，Q = 。
（4）CLR = 1，PR = 1，测得Q = ，Q = 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-
--
数字逻辑实验指导书
葛长赟编写
大连东软信息学院
电子工程系
2016年8月
- . -word资
引言
《数字逻辑》是软件工程专业的必修课，为后续课程的实施，为进一步学习各专业后续课程打下基础，是一门理论与实践相结合的课程。
通过这门课程的学习，使学生掌握数字电路与系统的基本工作原理和分析设计方法；理解标准的集成电路器件使用方法为后续学习奠定基础。
本门课程理论内容包括：数制与码制、逻辑代数基础、组合逻辑电路的分析和设计、各种触发器及时序逻辑电路的分析和设计等，除数制与码制外，每部分内容都配备有相应的实验室实验，帮助学生理解和掌握相关知识内容。
本实验指导书旨在对《数字逻辑》课程的实验进行规范，内容包括：实验目的和要求、设备或环境、实验原理（项目分析和设计）、实验内容（项目实施）等。学生可遵照本实验指导书内容完成相应实验并提交实验报告。
设备与工具
这章主要介绍本实验指导书中会用到的硬件设备。
信号发生器
信号发生器是一台具有高度稳定性、多功能等特点的函数信号发生器。能直接产生正弦波、三角波、方波、斜波、脉冲波，波形对称可调并具有反向输出，直流电平可连续调节。TTL可与主信号做同步输出。还具有VCF 输入控制功能。频率计可做内部频率显示，也可外测1Hz~10.0MHz的信号频率，电压用LED显示。
万用表
万用表是一种多功能、多量程的便携式电子电工仪表，一般的万用表可以测量直流电流、直流电压、交流电压、电阻等。有些万用表还可测量电容、电感、功率、晶体管共射极直流放大系数等。
数字电路实验箱
数字电路实验箱可以为学生提供内容丰富的实验平台，结构设计灵活，可在此平台上搭建电路，完成数字电路课程要求的基本实验。
实验三：触发器特性测试
1.能力培养目标
●理解RS触发器、D触发器、JK触发器的工作原理
●能正确使用RS触发器、D触发器、JK触发器
2.项目任务要求
（1）利用与非门构成RS触发器
（2）测试D触发器的逻辑功能
（3）测试JK触发器的逻辑功能
3.项目分析
（1）RS触发器
把两个与非门的输入、输出端交叉连接，即可构成基本RS触发器。RS 触发器的__Q和Q应该呈互补关系，但在__R= 0、__S= 0 时Q和__Q都为1，所以此时为非法状态。
74LS00是最常见的二输入四与非门芯片之一，因此可选用74LS00芯片。 （2）D 触发器
D 触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。下表中的“X ”表示该引脚的电平无论高低，对输出结果不发生任何作用；“↑”表示该引脚要接到单次脉冲开关，且应为上升沿，按下单次脉冲按钮时输出结果会发生变化。
双D 触发器74LS74芯片的引脚结构图如下所示，其中引脚14（VCC ）接5V 电源，引脚7（GND ）接地。CLR 表示复位信号（清零），D 表示触发信号，CK 表示时钟信号，PR 表示预置，Q 表示同相位输出，__
Q 表示反相位输出。
14131211109
8
1
2
3
4
5
6
7双 D 触发器 74LS74
Vcc
2CLR
2D
2CK
2PR
2Q
2Q GND
1CLR
1D
1CK
1PR
1Q
1Q
图2-5-1 74LS74引脚结构图
（3）JK触发器
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK 触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。下面分四种情况来分析主从型JK触发器的逻辑功能。
JK触发器在J=1，K=1的情况下，来一个时钟脉冲就翻转一次，即具有计数功能。
J=0，K=0时，触发器的状态保持不变。
J=1，K=0时，触发器的状态翻转成1态。
J=0，K=1时，触发器的状态翻转成0态。
沿，按下单次脉冲按钮时输出结果会发生变化。
14131211109
8
1
2
3
4
5
6
7双 JK 触发器 74LS73
1J 1Q 1Q GND 2K 2Q 2Q 2J
1CK
1CLR
1K
Vcc
2CK
2CLR
图2-5-2 74LS73引脚结构图
（4）实验设备及材料
● 数电实验箱（含连接线） 1台 ● 面包板（含连接线）
1台 ● 二输入四与非门74LS00 1片 ● 双D 触发器74LS74 1片 ● 双JK 触发器74LS73 1片 ● 示波器
1台
4. 项目设计
（1）利用与非门构成RS 触发器
利用74LS00的两个与非门搭建RS 触发器，输入端__R 、__
S 接实验箱上的逻辑开关输出，输出端__
Q 、Q 接逻辑电平指示灯，电路接线图如下：
图2-5-3 RS触发器逻辑电路接线图
（2）测试D触发器的逻辑功能
74LS74芯片包含两个D触发器，测试时可任选其中一组触发器。将引脚CLR（复位端）、PR（置位端）、D接实验箱上的逻辑开关输出，引脚Q、
__
Q接逻辑状态显示灯，测试电路接线图如下：
图2-5-4 D触发器逻辑电路接线图
如果将输入引脚D接到连续脉冲信号时，可通过示波器观察D触发器的输入输出的波形之间的关系，这时需要将引脚D接到固定脉冲信号源1KHz，引脚CK接10KHz，那么输出引脚Q也呈现连续波形。
（3）测试JK触发器的逻辑功能
74LS73芯片包含两个JK触发器，测试时可任选其中一组触发器。将引脚J、K、CLR接到逻辑开关输出，引脚Q、__Q接逻辑电平指示灯，测试电路接线图如下：