第3章_存储系统

合集下载

第3章存储器系统题库和答案

第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。

(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。

(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。

(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。

(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。

(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。

(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。

(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。

(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。

(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。

第3章存储系统(四)

四川警安职业学院标准教案纸
图3-8 P沟道EPROM结构示意图
管子用于存储矩阵时，一个基本存储元电路如图3-8(b)所示，这种电路所组成的存储矩阵”。

当写入“0”时，在D和S极之间加上25V高压，另外加上编程脉冲
所选中的单元在这个电压作用下，D，S之间被瞬时击穿，于是有电了通过绝缘层注入到硅栅。

因为硅谷栅被绝缘层包围，故注入的电子无处泄漏，硅谷栅变负，于是就形成了导电沟道。

0”。

图3-9 2716 型EPROM 结构方框图
出于存储器材片容量为2K×8位，故用11条地址线，7条用于行译码，4条用于列译码。

EPROM还可以工作在功耗下降方式。

此时功耗525mW下降到
对机器工作十分有利。

这可以在PD/PGM输入端输入一个TTL的高电平信号来实现，此时
工作在高阻状态。

在正常工作情况下，CS端与PD/PGM端是连在一起的，因此，没有选取中的片子就工作。

第3章存储系统(三)

4.存储器控制电路
动态MOS存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路可以集中在一个半导体芯片上，形成DRAM控制器。它是CPU和DRAM片子之间的接口电路，即将CPU的信号变换成适合DRAN片子的信号，借助DRAM控制器，可把DRAM看作像SRAM一样使用，为系统设计带来很大方便。
3.DRAM的刷新
动态MOS存储器采用“读出”方式进行刷新。因为在读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。通常，在再生过程中只改变行选择线地址，每次再生一行。依次对存储器的每一行进行读出，就可完成对整个DRAM的刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。一般2ms，4ms或8ms。
采用这种方式的整个存储器的平均读/写周期，与单个存储器片的读/写工作所需的周期相差不多，所以这种刷新方式较适用于高速存储器。
分散式刷新方式的时间分配把一个存储系统周期tC分为两半，周期前半段时间tM用来读/写操作或维持信息，周期后半段时间tR作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。假如存储器片的读/写周期为0.5μs，则存储器系统周期为1μs。由此可见，整个系统的速度降低了。在这种情况下，只需128μs就可将全部存储单元刷新一遍，这比允许的间隔2ms要短得多。当然，在分散式下，不存在有停止读/写操作的死时间。
2.单管动态存储元
为了进一步缩小存储器的体积，提高它们的集成度，人们又设计了单管动态存储元电路。
单管动态存储元电路如图3-7(b)所示，它由一个管子T1和一个电容C构成。写入时，字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；读出时，字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。

第3章习题及解答

第3章习题解答3-1 解释下列名词：存储元，存储单元，存储体，存储容量，存取周期。

答：基本存储元是用来存储一位二进制信息0或1。

存储单元需要n个存储元才能组成一个存储单元。

存储体是存储单元的集合。

存储容量就是存储器可以容纳的二进制信息的数量，常以字节（Byte）为单位。

存储周期时间是指存储器完成一次的存取操作所需的时间，即存储器进行两次连续、独立的操作（或读写）之间所需的时间，用TM表示。

3-2 存储器是怎么分类的？主存储器主要有哪些技术指标？计算机的存储系统为什么要由几个层次组成？主要有哪些层次？答：可根据存储元件的性能及使用方法进行不同的分类；按存储器按存储介质分类, 可分为磁存储器、半导体存储器和光存储器。

按照存取方式不同，存储器可分为RAM，SAM，DAM，ROM。

按信息可保存性的不同，存储器可分为易失性存储器和永久性存储器。

存储器的主要指标有存储容量，存取速度和存储器带宽。

对存储器的要求是容量大、存取速度快、成本低。

但是在一个存储器中同时要满足这三个方面的要求是很困难的。

为了解决这方面的矛盾，现代计算机的存储器采用三级存储系统，它们是缓冲存储器、主存储器和外存储器。

3-3 存储器的功能是什么？答：存储器是计算机中信息的存放地，是CPU与外界进行数据交流的窗口，是计算机中的核心组成部分。

3-4 半导体DRAM和SRAM的主要差别是什么？为什么DRAM芯片的地址一般要分两次接收？答：顾名思义，静态RAM的数据更新之后能够自保持，而动态RAM的数据需要不断动态刷新才能自保持。

DRAM一般容量大，内部存储单元多采用行+列结构，为了进一步降低芯片的封装成本，为了避免地址口线数量过多，因此进行随机操作时多需要分两次传输。

3-5 ROM分几类？各类的优缺点如何？并说明在计算机主存中设置ROM区域的目的。

答：根据半导体制造工艺的不同，可分为MROM、PROM、EPROM、EEPROM和Flash Memory。

第三章存储系统(4)-并行存储器和多模块交叉(1)

二模块交叉来自储器举例二模块交叉存储器举例
3.5 并行存储器
相联存储器
原理：按内容存取的存储器，可以选择记录（关键字）的一个字段作为地址组成：见下一页图主要用途：在虚拟存储器中存放段表、页表和快表，也可以作Cache的行地址
3.5 并行存储器
3.5 并行存储器
由于CPU和主存储器之间在速度上是不匹配的，这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率，除了主存采用更高速的技术来缩短读出时间外，还可以采用并行技术的存储器。
空间并行技术时间并行技术
双端口存储器多模块交叉存储器
3.5 并行存储器
3.5 并行存储器
两个独立端口各拥有？
该SRAM容量大小为？
3.5 并行存储器
2、无冲突读写控制
当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制 (CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在 I/O线上。
3.5 并行存储器
假设有n个存储体，每个存储体的容量为m个存储单元顺序方式：
log
n 2
log
m 2
片选，存储体选择
每个存储体内的地址
3.5 并行存储器
1、顺序方式 [例]M0－M3共四个模块，则每模块8字。顺序方式： M0：0—7 M1：8－15 M2：16－23 M3：24－31 5位地址组织如下： X X X X X 高位选模块，低位选块内地址特点：某个模块进行存取时，其他模块不工作，优点是某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。缺点是各模块串行工作，存储器的带宽受到了限制。

计算机系统结构-第三章(习题解答)

计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。

试以r 和命中率h 来表示访问效率e 。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。

现在采用一种缓冲技术来解决这个问题。

当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。

请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。

答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。

即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。

假设对存储器的访问次数为5，缓冲块的大小为m 。

那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

计算机科学导论：第三章-数据存储

三数据存储3.1 数据类型如今，数据以不同的形式出现，如: 数字、文本、音频、图像和视频.人们需要能够处理许多不同的数据类型:•工程程序使用计算机的主要是目的是处理数字:进行算术运算、求解代数或三角方程、找出微分方程的根等。

•文字处理程序使用计算机的主要目的是处理文本: 调整对齐、移动、删除等。

•计算机同样也处理音频数据。

我们可以使用计算机播放音乐，并且可以把声音作为数据输入到计算机中。

•图像处理程序使用计算机的主要目的是处理图像:创建、收缩、放大、旋转等。

•最后，计算机不仅能用来播放电影，还能创建我们在电影中所看到的特技效果。

计算机行业中使用术语多媒体来定义包含数字、文本、图像、音频和视频的信息。

计算机内部的数据格式•位(bit): 是存储在计算中的最小单位，0或1，代表设备的某一种状态•位模式(位流): 表示数据的不同类型，长度为8的位模式称为一个字节(byte)属于不同数据类型的数据可以以同样的位模式存储于内存中•字: 通常用于代表更长的位模式3.2 存储数字整数是完整的数字(即没有小数部分)。

整数可以被当作小数点位置固定的数字: 小数点固定在最右边。

因此，定点表示法用于存储整数，在这种表示法中，小数点是假定的，但并不存储。

整数通常使用定点表示法存储在内存中。

3.2.1 无符号整数无符号整数是指非负整数。

它的范围在$[0,+\infy)$。

计算机通常会定义一个2n−1表示最大的整数；其中n表示用于存储整数的二进制位数。

无符号整数的存储过程1.输入无符号整数2.将输入的无符号整数转为二进制表示，•如果二进制位数不足n，则在其最左端用0补齐•如果二进制位数超过n，则其不能存储在计算机中，出现溢出现象。

无符号整数存储溢出现象因为大小(即存储单元的位的数量)的限制，可以表达的整数范围是有限的。

在n位储单元中,我们可以存储的无符号整数仅为0到2n−1之间。

如果发生溢出现象则计算机丢掉最左边的位,并保留最右边无符号整数的应用无符号整数表示法可以提高存储的效率，因为不必存储整数的符号。

王道计组第三章存储系统思维导图脑图

基于闪存技术Flash Memory，属于电可擦除ROM，即EEPROM
原理
每个块包含多个页（page）
负责翻译逻辑块号，找到对应页（Page）
闪存翻译层
每个芯片包含多个块（block）
存储介质：多个闪存芯片（Flash Chip）
组成
相当于磁盘的“扇区”
以页（page）为单位读/写
以块（block）为单位“擦除”，擦干净的块，其中的每页都可以写一次，读无限次
记录介质可以重复使用记录信息可以长期保存而不丢失，甚至可以脱机存档
优点
非破坏性读出，读出时不需要再生
存取速度慢
机械结构复杂
缺点
对工作环境要求较高
一块硬盘含有若干个记录面，每个记录面划分为若干条磁道，而每条磁道又划分为若干个扇区，扇区（也称块）是磁盘读写的最小单位，也就是说磁盘按块存取。
即记录面数，表示硬盘总共有多少个磁头，磁头用于读取/写入盘片上记录面的信息,一个记录面对应一个磁头。
半导体元件的原理
主存储器的基本组成
译码驱动电路
译码器将地址信号转化为字选通线的高低电平
存储矩阵(存储体)
由多个存储单元构成，每个存储单元又由多个存储元构成
存储芯片的基本原理
读写电路
每次读/写一个存储字
由多个存储单元构成，每个存储单元又由多个存储元构成
地址线，数据线，片选线，读写控制线；每根线都会对应一个金属引脚
存储器的层次结构
主存——辅存：实现了虚拟存储系统，解决了主存容量不够的问题 Cache——主存：解决了主存与CPU速度不匹配的问题
按层次
高速缓存（Cache）主存储器（主存，内存）
可直接被CPU读写
辅助存储器（辅存，外存）

第3章存储系统(一)

5.按串、并行存取方式分类
目前使用的半导体存储器大多为并行存取方式，但也有以串行存取方式工作的存储器，如电耦合器件(CCD)、串行移位寄存器和镍延迟线构成的存储器等。
6.按在计算机系统中的作用分类
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、缓冲存储器、控制存储器等。
3.1.2存储器的分级结构
3.1.3主存储器的技术指标
主存储器的性能指标主要是存储容量、存取时间和存储周期。
存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机。如果计算机中可编址的最小单位是字节，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可以包含数个能够单独编址的字节地址。例如，PDP-11系列计算机，一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。当用字节地址寻址时，16位的存储单元占两个字节地址。
作业
根据存储元件的性能及使用方法不同，分为哪几类？
主存储器有哪些性能指标？
P96 3.8题
教学反馈
对存储器的要求是容量大，速度快，成本低，但是在一个存储器中要求同时兼顾这三方面是困难的。为了解决这方面的矛盾，目前在计算机系统中，通常采用三级存储器结构，即使用快速缓冲存储器、主存储器和外存储器。中央处理器能直接访问的存储器称为内存储器，它包括快速缓冲存储器和主存储器。中央处理器不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为中央处理器进行处理。
上述三种类型的存储器形成计算机的三级存储管理，各级存储器承担的职能各不相同。其中快速缓冲存储器主要强调快速存取，以便使存取速度和中央处理器的运算速度相匹配；外存储器主要强调大的存储容量，以满足计算机的大容量存储要求；主存储器介于快存与外存之间，要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和较多的用户程序。

第3章存储系统(五)

(1)主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；(2)采用并行操作的双端口存储器；(3)在CPU和主存储器之间插入一个高速成缓冲存储器，以缩短读出时间；(4)在每个存储器周期中存取几个字。
本节先介绍双端口存储器，然后介绍多体交叉存储器，最后介绍相联存储器。下一节介绍高速缓冲存储器。
1.双端口存储器的逻辑结构
双端口存储器由于同一个存储器具有两组相互独立的读写控制线路而得名。由于进行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。
2.无冲突读写控制
当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取。每一个端口都有自己的片选取控制(CE)和输出驱动控制(OE)。读操作时，端口的OE打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上。
常常用程序地址交叉的方法来加快指令从存储器读出的速度。通常的做法时把程序中的指令分配在前后相继的地址中，并以书写时的先后次序来执行，只有遇到转移指令假定：在当前执行的指令时才会引起程序执行次序的改变。但由于转移指令所占比例很小，所以CPU可合理地以读出指令，并把它们存放在指令缓冲器中。当采用m路交叉时，可以在一个存储周期中读出m条前后相继的指令。
图3-10多体交叉存储器结构框图Flash演示
2.地址交叉方法
设X0，X1，……，XK-1为一台中央处理器依次所需要的K个字，当把它们分配给主存储器中K个前后相继的物理地址A0，A1，……，AK-1时，可用以下交叉规则在存储模块之间分配这些地址：
如果j = I mod……(m)，那么把地址Ai分配给存储模块Mj
总之，当两个端口均为开放状态且存取地址相同时，发生读写冲突。此时判断逻辑可以使地址匹配或片使能匹配下降至5ns，并决定对哪个端口进行存取。判断方式有以下两种：

计组课后习题答案

计算机组成原理习题参考答案仅供参考，与考试无直接关联第一章计算机系统概论习题参考答案1．比较数字计算机和模拟计算机的特点。

解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。

两者主要区别见P1 表1.1。

2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

3．数字计算机有那些主要应用？（略）4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。

存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。

主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。

5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。

6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。

程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。

7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机导论PPT第三章_数据存储

10
Example 3.2
将258存储在16位存储单元中. 解：首先将整数转换为二进制 (100000010)2 左边加7个0使总位数满足16位，即 (0000000100000010)2 再将该整数存储在存储单元中.
17:2611来自Example 3.3
当译解作为无符号整数保存在内存中的位串 00101011时，从输出设备返回什么? 解：使用第2章的解题过程，二进制整数转换为十进制无符号整数43. 32+8+2+1=43
浮点表示法 Floating-point representation
用于维持正确度或精度的解决方法是使用浮点表示法 . 浮点表示法允许小数点浮动，小数点的左右可以有不同数量的数码，增加了可存储的实数范围.
i
Figure 3.9 在浮点表示法中的三个部分
浮点表示法由3部分组成：符号、位移量、定点数
3 数据存储
(Data Storage)
17:26 1
教学目标
通过本章的学习，同学们应该能够:
列出计算机中使用的五种数据类型. 描述不同的数据如何以位模式存储在计算机中. 描述整数如何以无符号格式存储在计算机中.
描述整数如何以符号加绝对值格式存储. 描述整数如何以二进制补码格式存储. 描述实数如何以浮点格式存储在计算机中. 描述文本如何通过各种不同的编码系统存储在计算机中. 描述音频如何通过采样、量化和编码存储在计算机中. 描述图像如何通过光栅和矢量图模式存储在计算机中. 描述视频如何以图像随时间变化的表示来存储在计算机中.
i
17:26
Figure 3.4 整数的定点表示法
整数通常使用定点表示法存储在内存中.

第3章存储系统(七)

四川警安职业学院标准教案纸
图3-14 页式虚拟存储器结构Flash演示
假设页表已保存或已调入主存储器中，那么，在访问存储器时，首先要查页表，即使页面命中，也得先访问一次主存去查页表，再访问主存才能取出数据，这就相当于主存速度降低了一倍。

如果页失效，还要进行页面替换、页面修改，访问主存的次数就更多了。

因此，把页表的最活跃部分存放在高速存储器中组成
3-15 进快表和慢表实现内部地址访问Flash演示
3.6.3 段式虚拟存储器
段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。

虚拟地址由段号
为了把虚拟地址变换成主存地址，需要一个段表。

装入为“1”表示该中需要有长度指示。

如果段内地址值超过段的长度，则发生地址越界中断。

段表也是一个段，可以存在外存中，需要时再调入主
图3-16 段页式虚拟存储系统 Flash演示
3.6.5 替换算法。

第3章存储系统的层次结构习题

1．【2011 年计算机联考真题】
下列存储器中，不采用随机存取方式的是（）：
A．EPROM B.CDROM C.DRAM D.SRAM
答案：B
A、C、D 均采用随机存取方式，CDROM 即光盘，采用串行存取方式。
2. 磁盘属于（）类型的存储器.
A．随机存取存储器（RAM）
B. 只读存储器（ROM）
10.设机器字长为 64 位，存储容量为 128MB，若按字编址，他可寻址的单元个数是（）
A．16MB.
B.16M.
C. 32M.
D. 32MB.
答案：B
128MB/(64/8)B=16M.
6.（）存储结构对程序员是透明的。
A．通用寄存器 B. 主存 C. 控制寄存器 D. 堆栈
答案: C
控制寄存器(CRO～CR3)用于控制和确定处理器的操作模式，以及当前执行任务的特性，对
做辅存。
16．某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是( )。
A. 0～219-1 C. 0～218-1
B. 0～220-1 D. 0～217-1
答案：D 256KB=218B．按字寻址，可寻址的单元数=218B/2B=217，其寻址范围是 0～217-1。
17．主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个 1MB 容量的存储器，
字长为 32 位，问：
1)按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？
2)按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？答案：在主存储器中，地址寄存器 MAR 用来存放当前 CPU 访问的内存单元地址，或存放 CPU 写入内存的内存单元地址，数据寄存器 MDR 用来存放由内存中读出的信息或者写入内存的信息。

第3章存储系统(六)

四川警安职业学院标准教案纸
图3-11 CPU与存储器系统的关系Flash演示
在计算机中增加一个快存的目的，就是在性能上要使主存储器的平均读出时间尽可能接近于快存的读出时间，为了达到这个目的，在所有的存储器访问中由快存满足CPU需要的部分应占很高的比例，即快存的命中率应接近于1，由于程序访问的局部性，实现这个目标是可能的。

图3-13直接映象方式Flash演示
假设主存空间被分为2m个页(页号分别为0，1，…，i，…，2m-1), 每页的大小为
页号为0，1，…，j，…，2c-1)，每页大小同样为2个字。

在直接映象方式中，主存和Cache中页面号的对应关系如图3.32所示，直接影响函数可定义为：。

计算机组成原理试读稿_第3章存储器系统的层次结构_(初稿)【王道考研系列】2012计算机考研

图 3-1 存取时间与存取周期的关系
3.1.2 习题精选
单项选择题 1. 【2011 年计算机联考真题】下列各类存储器中，不采用随机存取方式的是（）。 A．EPROM B．CDROM C．DRAM D．SRAM 【B】 ACD 选项均采用随机存取方式，CDROM 即光盘，采用串行存取方式。
2. 磁盘属于（）类型的存储器。 A.随机存取存储器（RAM） B.只读存储器（ROM） C.顺序存取存储器（SAM） D.直接存取存储器（DAM）【D】磁盘属于直接存取存储器，其速度介于随机存取存储器和顺序存取存储器之间。 3. 存储器的存取周期是指（）。 A．存储器的读出时间 B．存储器的写入时间 C．存储器进行连续读或写操作所允许的最短时间间隔 D．存储器进行一次读或写操作所需的平均时间【C】存储器的存取周期往往大于存取时间，它还包括信息的复原时间。 4. 主存储器速度的表示中，存取时间 Ta 和存取周期 Tc 的关系表述正确的是（）。 A. Ta>Tc B. Ta<Tc C. Ta=Tc D. Ta>Tc 或 Ta<Tc，根据不同存取方式和存取对象而定【B】存取时间 Ta：从存储器读出或者写入一次信息所需要的平均时间；存取周期 Tc：连续两次访问存储器之间所必需的最短时间间隔。对 Tc 一般有：Tc=Ta+Tr，其中 Tr 为复原时间，对 SRAM 指存取信息的稳定事件，对 DRAM 指刷新的又一次存取时间。 5. 设机器字长为 32 位，一个容量为 16MB 的存储器，CPU 按半字寻址，其可寻址的单元数是（）。 24 A. 2 B.223 C. 222 D. 221 【B】 16MB=224B，由于字长为 32 位，现在按半字（16 位）寻址，故而为 224B /2B=223 。 6. 相联存储器是按（）进行寻址的存储器。 A．地址指定方式 B. 堆栈存储方式 C．内容指定方式和堆栈存储方式相结合 D. 内容指定方式和地址指定方式相结合【D】相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。所以它是按内容或地址进行寻址的，价格较为昂贵。一般用来制作 TLB、相联 Cache 等。 7. 某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（）。 A.RAM B.ROM C.RAM 和 ROM D.都不对【C】操作系统保存在硬盘上，首先需要将其引导到主存中，而引导程序通常存放在 ROM 中，程序运行需要可读可写，因此采用 RAM。 8. 在下列几种存储器中，CPU 不能直接访问的是（）。 A.硬盘 B.内存 C.Cache D.寄存器【A】CPU 不能直接访问硬盘，需先将硬盘中的数据调入内存才能访问。 9. 若某存储器存储周期为 250ns，每次读出 16 位，则该存储器的数据传输率是（）。 6 A．4×10 B/s B. 4 MB/s 6 C. 8×10 B/s D. 8MB/s 【 C 】计算的是存储器的带宽，每个存储周期读出 16 bit=2B ，故而数据传输率是 2B/(250×10-9 s)，即 8×106B/s。本题中 8MB/s 是 8×1024×1024 B/s。注意：通常，数据传输率中的 M 指的是 106 而非 220（I/O 章节 2009 年真题便是如此），一般二进制表示的 K、M 仅用于存储容量相关计算，实际上本题标准的写法应该是 MiB/s。 10. 设机器字长为 64 位，存储容量为 128MB，若按字编址，它可寻址的单元个数是（）。

C3存储系统-半导体M

地址译码

地址译码有两种方式：

字结构或单译码方式位结构或双译码方式
表 3.3 地址译码的两种方式
单译码双译码适用于小容量存储器适用于大容量存储器一个地址译码器 X 向和 Y 向两个译码器。
字结构或单译码方式

结构： RAM的存储容量: M=W行×b列；阵列的每一行对应一个字，有1根公用的字选择线W；每一列对应字线中的一位，有 2根公用的位线D与 D 。存储器的地址不分组，只用 1组地址译码器。
单管动态存储元

刷新：读出过程也是刷新过程。读出1后存储元重写1：此时刷新缓冲器打开，读出的数据Dout=1 →位线→ MOS管→电容C。
DRAM存储芯片
DRAM存储器芯片的结构大体与SRAM存储器芯片相似，由存储体与外围电路构成。但集成度要高，外围电路更复杂。存储元使用集成度高的单管动态存储电路 DRAM芯片用一组地址引脚传送两批地址第一批地址称行地址用行地址选通信号RAS*下降沿锁存第二批地址称列地址用列地址选通信号CAS*下降沿锁存可用一个信号WE*实现读/写控制数据输入引脚Din 数据输出引脚Dout
地址输入线n=6，经地址译码后产生26=64根字线，分别对应64个字地址。
位结构或双译码方式

结构： RAM的存储容量M=N字×K位。把每个字的同一位组织在一个存储芯片上，每片为N字×1位；将K片并列连接，就组成一个N 字×K位的位结构存储体。

在每个N×1位的存储芯片中，字数N被当作基本存储电路的个数。把N＝2n个基本存储电路，排列成Nx行×Ny 列的存储矩阵，将CPU送来的n位选择地址按行和列两个方向分成nx和ny两组，经行(X向)和列(Y向)两个地址译码器，分别选择驱动行选择线X和列选择线Y。采用双译码结构，可以减少译码线的数目。

第3章_存储系统

第3章 存储器系统 题库和答案

第3章 存储系统(四)

第3章 存储系统(三)

第3章 习题及解答

第三章 存储系统(4)-并行存储器和多模块交叉(1)