CMOS工艺流程演示.ppt
合集下载
CMOS制造工艺流程简介(PPT37张)
• Strip Nitride layer - Phosophoric acid (磷酸) or plasma etch，选择性问题 • 薄的SiO2层，厚的Si3N4层，避免鸟喙(bird’s beak)的影响
8
2.3 N阱和P阱的形成
P-well Fabrication
• Photolithography (套刻) - Mask #2 pattern alignment and UV exposure - Rinse away non-pattern PR
Si,(100), P Type,25~50Ωcm
• -
Substrate selection: moderately high resistivity (25-50 ohm-cm) (100) orientation 1st Mask Photoresist P- type.
• spinning and baking @ 100º C (≈ 0.5 1.0 µ m)
16
2.5 前端或延伸区(LDD)的形成
目标：
•NMOS器件中的N-注入区 •PMOS器件中的P-注入区 •多晶硅栅的两侧形成侧壁隔离层的薄氧 化层
17
Extension (LDD) Formation NMOS
• Photolithography - Mask #7 pattern alignment and UV exposure - Rinse away non-pattern PR • Ion Implantation - P+ ion bombardment - 50keV for 5 × 1013cm-2 • Strip Photoresist LDD: • Lightly Doped Drain (轻掺杂漏) • Reduce short channel effects due to gate voltage magnitudes and electric fields • Source and Drain must be layered as NMOS:N+ N- P or PMOS: P+ P- N
CMOS工艺流程 ppt课件
N-well P-diffusion N-diffusion Polysilicon
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
CMOS流程PPT课件
CMOS流程
九．通孔1和钨塞1的形成
* 通孔1的制作 1．第一层层间介质氧化物淀积（CVD）
CMOS流程
2．氧化物磨抛（CMP）
CMOS流程
3．第十层掩膜(光刻10) “ILD-1”
CMOS流程
第一层层间介质刻蚀
CMOS流程
* 钨塞1的制作 1. 金属淀积钛阻挡层（PVD） 2. 淀积氮化钛（CVD） 3．淀积钨（CVD）
四．轻掺杂漏注入工艺 * n- 轻掺杂漏注入
1．第五层掩膜(光刻5) “n-LDD注入”
CMOS流程
2．n- LDD注入
砷注入
CMOS流程
* p- 轻掺杂漏注入 1．第六层掩膜(光刻6) “p-轻掺杂注入”
CMOS流程
2．p- LDD注入
BF2注入
CMOS流程
五．侧墙的形成 1．淀积二氧化硅
CMOS流程
二.浅槽隔离工艺
* 槽刻蚀 1．长隔离氧化层
CMOS流程
2. 氮化硅淀积
Si3N4
CMOS流程
3.第三层掩膜(光刻3) “浅槽隔离”
CMOS流程
4. STI槽刻蚀
在外延层上选择刻蚀开隔I氧化物填充 1. 沟槽衬垫氧化硅
CMOS流程
2. 沟槽CVD氧化物填充
CMOS流程
3. 氧化层抛光（CMP）
CMOS流程
4．第九层掩膜(光刻9) “局部互连”
CMOS流程
局部互连刻蚀
CMOS流程
* LI金属的制作 1.金属钛淀积(PVD工艺)
CMOS流程
2. 氮化钛(TiN)淀积
CMOS流程
3. 钨淀积(CVD工艺)
CMOS流程
4. 磨抛钨(CMP工艺)
九．通孔1和钨塞1的形成
* 通孔1的制作 1．第一层层间介质氧化物淀积（CVD）
CMOS流程
2．氧化物磨抛（CMP）
CMOS流程
3．第十层掩膜(光刻10) “ILD-1”
CMOS流程
第一层层间介质刻蚀
CMOS流程
* 钨塞1的制作 1. 金属淀积钛阻挡层（PVD） 2. 淀积氮化钛（CVD） 3．淀积钨（CVD）
四．轻掺杂漏注入工艺 * n- 轻掺杂漏注入
1．第五层掩膜(光刻5) “n-LDD注入”
CMOS流程
2．n- LDD注入
砷注入
CMOS流程
* p- 轻掺杂漏注入 1．第六层掩膜(光刻6) “p-轻掺杂注入”
CMOS流程
2．p- LDD注入
BF2注入
CMOS流程
五．侧墙的形成 1．淀积二氧化硅
CMOS流程
二.浅槽隔离工艺
* 槽刻蚀 1．长隔离氧化层
CMOS流程
2. 氮化硅淀积
Si3N4
CMOS流程
3.第三层掩膜(光刻3) “浅槽隔离”
CMOS流程
4. STI槽刻蚀
在外延层上选择刻蚀开隔I氧化物填充 1. 沟槽衬垫氧化硅
CMOS流程
2. 沟槽CVD氧化物填充
CMOS流程
3. 氧化层抛光（CMP）
CMOS流程
4．第九层掩膜(光刻9) “局部互连”
CMOS流程
局部互连刻蚀
CMOS流程
* LI金属的制作 1.金属钛淀积(PVD工艺)
CMOS流程
2. 氮化钛(TiN)淀积
CMOS流程
3. 钨淀积(CVD工艺)
CMOS流程
4. 磨抛钨(CMP工艺)
CMOS集成电路工艺流程PPT(共54页)
•
23、恨别人，痛苦的却是自己。
•
24、每天醒来，敲醒自己的不是钟声， 而是梦 想。
•
25、你不能拼爹的时候，你就只能去拼 命！
•
26、如果人生的旅程上没有障碍，人还 有什么 可做的 呢。
•
27、我们无法选择自己的出身，可是我 们的未 来是自 己去改 变的。 励志名 言：比 别人多 一点执 着，你 就会创 造奇迹
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
•
5、人生每天都要笑，生活的下一秒发生 什么， 我们谁 也不知 道。所 以，放 下心里 的纠结 ，放下 脑中的 烦恼， 放下生 活的不 愉快， 活在当 下。人 生喜怒 哀乐， 百般形 态，不 如在心 里全部 淡然处 之，轻 轻一笑 ，让心 更自在 ，生命 更恒久 。积极 者相信 只有推 动自己 才能推 动世界 ，只 要推动 自己就 能推动 世界。
•
3、起点低怕什么，大不了加倍努力。人 生就像 一场马 拉松比 赛，拼 的不是 起点， 而是坚 持的耐 力和成 长的速 度。只 要努力 不止， 进步也 会不止 。
•
4、如果你不相信努力和时光，那么时光 第一个 就会辜 负你。 不要去 否定你 的过去 ，也不 要用你 的过去 牵扯你 的未来 。不是 因为有 希望才 去努力 ，而是 努力了 ，才能 看到希 望。
现代CMOS工艺基本流程课件
THANKS
[ 感谢观看 ]
版图制作流程
01
02
03
04
使用版图设计软件进行电路图 和版图的绘制。
进行版图验证，检查版图的正 确性和可制造性。
将版图导出为光刻胶胶片或掩 膜版。
进行光刻、刻蚀、掺杂等工艺 步骤，制造出与版图一致的芯
片。
CHAPTER 06
掺杂与退火处理
掺杂工艺
掺杂定义
掺杂是将某些元素（如磷、硼、 砷等）添加到半导体材料中，以
晶圆制备与清洗
晶圆制备
外圆加工
将单晶硅切割成一定直径的圆 形硅片。
研磨加工
通过研磨工艺将芯片表面磨平 ，去除切割过程中产生的损伤 层。
拉单晶
生长高质量的单晶硅，是制造 集成电路的基础。
切片加工
将硅片切割成更小的芯片单元 。
抛光加工
通过化学和机械抛光，使芯片 表面达到原子级的平整度。
晶圆清洗
01
02
热氧化法
干法氧化
通过高温反应，使硅片与氧气反 应形成二氧化硅层。
湿法氧化
利用化学溶液与硅片反应，生成 二氧化硅层。
化学气相沉积（CVD）
反应气体在反应室中高温分解，形成 薄膜。
常用的反应气体包括硅烷、氧气、氮 气等。
物理气相沉积（PVD）
利用物理方法将材料蒸发沉积到基底上。 常用的蒸发源包括电子束蒸发、磁控溅射等。
CHAPTER 07
封装与测试
封装工艺
芯片切割
01 将晶圆上生长的芯片切割ቤተ መጻሕፍቲ ባይዱ独
立的个体。
芯片贴装
02 将芯片粘贴在封装基板上，常
用的是引线键合和倒装芯片技 术。
封装基板
CMOS工艺流程技术介绍PPT(共 48张)
•
1、有时候，我们活得累，并非生活过于刻薄，而是我们太容易被外界的氛围所感染，被他人的情绪所左右。
•
2、身材不好就去锻炼，没钱就努力去赚。别把窘境迁怒于别人，唯一可以抱怨的，只是不够努力的自己。
•
3、大概是没有了当初那种毫无顾虑的勇气，才变成现在所谓成熟稳重的样子。
•
4、世界上只有想不通的人，没有走不通的路。将帅的坚强意志，就像城市主要街道汇集点上的方尖碑一样，在军事艺术中占有十分突出的地位。
2.浅槽隔离工艺
• 浅槽隔离STI是在衬底上制作的晶体管有 源区之间隔离区的一种可选工艺。
• 分为三步：槽刻蚀、氧化物填充、氧化物 平坦化
3.多晶硅栅结构
4.轻掺杂漏注入工艺
源、漏注入工艺
n+源/漏注入工艺
P+源/漏注入工艺
7.接触孔的形成
8.局部互连工艺
15、所有的辉煌和伟大，一定伴随着挫折和跌倒；所有的风光背后，一定都是一串串揉和着泪水和汗水的脚印。
•
16、成功的反义词不是失败，而是从未行动。有一天你总会明白，遗憾比失败更让你难以面对。
•
17、没有一件事情可以一下子把你打垮，也不会有一件事情可以让你一步登天，慢慢走，慢慢看，生命是一个慢慢累积的过程。
•
13、认识到我们的所见所闻都是假象，认识到此生都是虚幻，我们才能真正认识到佛法的真相。钱多了会压死你，你承受得了吗?带，带不走，放，放不下。时时刻刻发悲心，饶益众生为他人。
•
14、梦想总是跑在我的前面。努力追寻它们，为了那一瞬间的同步，这就是动人的生命奇迹。
•
15、懒惰不会让你一下子跌倒，但会在不知不觉中减少你的收获;勤奋也不会让你一夜成功，但会在不知不觉中积累你的成果。人生需要挑战，更需要坚持和勤奋!
CMOS工艺流程与MOS电路版图举例(ppt 155页)
第五十九页，共153页。
去除氮化硅和外表二氧化硅(èr yǎng huà guī)层。显露N型阱区 域。(上述中曝光技术光罩 与基片的距离分为接触式、接近式和投影式曝光 三种，常用投影式又分为等比和微缩式。曝光会 有明晰度和分辩率，所以思索到所用光线及波长 、基片外表平整度、套刻精度、收缩系数等)。
GND
field oxide
Process
field oxide
第七十六页，共153页。
field oxide
3. Simplified CMOS Process Flow
Create n-well and active regions Grow gate oxide (thin oxide)
Deposit and pattern poly-silicon layer Implant source and drain regions, substrate contacts
第四十页，共153页。
3) 双阱CMOS集成电路的工艺(gōngyì)设计
磷31P+
–砷75As+
P sub. 〈100〉
第四十一页，共153页。
P sub. 〈100〉
N阱
第四十二页，共153页。
P阱
N阱
推阱 退火驱入，双阱深度(shēndù)约1.8μm 去掉N阱区的氧化层
第四十三页，共153页。
第六十页，共153页。
离子植入磷离子(+5)，所以出现多 余电子，出现负电荷外形。电荷移动速 度(sùdù)高于P型约0.25倍。以缓冲氢氟 酸液去除二氧化硅层。
第六十一页，共153页。
在外表重新氧化生成二氧化硅层， LPCVD堆积(duījī) 氮化硅层，以光阻定 出下一步的field oxide区域。
去除氮化硅和外表二氧化硅(èr yǎng huà guī)层。显露N型阱区 域。(上述中曝光技术光罩 与基片的距离分为接触式、接近式和投影式曝光 三种，常用投影式又分为等比和微缩式。曝光会 有明晰度和分辩率，所以思索到所用光线及波长 、基片外表平整度、套刻精度、收缩系数等)。
GND
field oxide
Process
field oxide
第七十六页，共153页。
field oxide
3. Simplified CMOS Process Flow
Create n-well and active regions Grow gate oxide (thin oxide)
Deposit and pattern poly-silicon layer Implant source and drain regions, substrate contacts
第四十页，共153页。
3) 双阱CMOS集成电路的工艺(gōngyì)设计
磷31P+
–砷75As+
P sub. 〈100〉
第四十一页，共153页。
P sub. 〈100〉
N阱
第四十二页，共153页。
P阱
N阱
推阱 退火驱入，双阱深度(shēndù)约1.8μm 去掉N阱区的氧化层
第四十三页，共153页。
第六十页，共153页。
离子植入磷离子(+5)，所以出现多 余电子，出现负电荷外形。电荷移动速 度(sùdù)高于P型约0.25倍。以缓冲氢氟 酸液去除二氧化硅层。
第六十一页，共153页。
在外表重新氧化生成二氧化硅层， LPCVD堆积(duījī) 氮化硅层，以光阻定 出下一步的field oxide区域。
第二章 CMOS集成电路工艺PPT课件
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
结束语
感谢聆听
不足之处请大家批评指导
Please Criticize And Guide The Shortcomings
第二章 CMOS集成电路工艺与版图
2008年9月
第一节 CMOS集成电路工艺简介 第二节 几何设计规则 第三节 CMOS版图设计
第一节 CMOS集成电路工艺简介
一、半导体 IV类元素：硅（Si）、锗（Ge）纯晶体
称为本征半导体，是一种绝缘体。 掺杂，V类元素--》n-型半导体，电子 III类元素--》p-型半导体，空穴
2、掺杂工艺 在半导体基片的一定区域掺入一定浓度
的杂质元素，形成不同类型的半导体层， 来制作各种器件。
（1）扩散工艺 （2）离子注入工艺
3、光刻工艺
借助于掩膜版，并利用光敏的抗蚀涂层 发生光化学反应，结合刻蚀方法在各种薄 膜上（如SiO2薄膜、多晶硅薄膜和各种金 属膜）刻蚀出各种所需要的图形，实现掩 膜版图形到硅片表面各种薄膜上图形的转 移。
讲师：XXXXXX XX年XX月XX日
• Pass transistors produce degraded outputs • Transmission gates pass both 0 and 1 well
g
a
b
gb
g ab
gb
g = 0, gb = 1
a
b
g = 1, gb = 0
a
You Know, The More Powerful You Will Be
结束语
感谢聆听
不足之处请大家批评指导
Please Criticize And Guide The Shortcomings
第二章 CMOS集成电路工艺与版图
2008年9月
第一节 CMOS集成电路工艺简介 第二节 几何设计规则 第三节 CMOS版图设计
第一节 CMOS集成电路工艺简介
一、半导体 IV类元素：硅（Si）、锗（Ge）纯晶体
称为本征半导体，是一种绝缘体。 掺杂，V类元素--》n-型半导体，电子 III类元素--》p-型半导体，空穴
2、掺杂工艺 在半导体基片的一定区域掺入一定浓度
的杂质元素，形成不同类型的半导体层， 来制作各种器件。
（1）扩散工艺 （2）离子注入工艺
3、光刻工艺
借助于掩膜版，并利用光敏的抗蚀涂层 发生光化学反应，结合刻蚀方法在各种薄 膜上（如SiO2薄膜、多晶硅薄膜和各种金 属膜）刻蚀出各种所需要的图形，实现掩 膜版图形到硅片表面各种薄膜上图形的转 移。
讲师：XXXXXX XX年XX月XX日
• Pass transistors produce degraded outputs • Transmission gates pass both 0 and 1 well
g
a
b
gb
g ab
gb
g = 0, gb = 1
a
b
g = 1, gb = 0
a
相关主题