14 位 310Msps 双通道 ADC 系列采用数字预失真实现 60MHz 发送带宽线性化

合集下载

DSP技术及应用考试复习资料(按题型分)

一、填空题1．命令文件用.cmd扩展名表示。

2．TMS320LF2407 DSP共有144引脚。

3.与C语言相比，汇编语言的可移植性较差4. 在数的定标中，如果采用Q表示法，一个Q8定点数的精度为1/165. TMS320LF2407 DSP内部含有8 个辅助寄存器。

6．TMS320LF240X DSP微处理器采用的是哈佛结构7. 采用DSP进行数字信号处理属于软硬件结合实现方法。

8. 一般情况下，下列器件在工作时,功耗最小的是小液晶块9. TMS320LF2407 DSP中，累加器的位数为:32位10．可编程数字信号处理器简称DSP11.看门狗的作用是PC受到干扰而跑飞时产生复位12．TMS320LF240X DSP有1个累加器。

13．输出比较功能一般用于在规定的时刻输出需要的电平14. TMS320LF240X DSP共有86条指令，分为6大类。

15.一般情况下，TMS320LF240X系列DSP内的用户程序存储在Flash存储器中16. TMS320LF240X DSP具有 4 个通用定时器，都采用16位计数器，计数范围是0-65535个脉冲。

17．ADD *+，8，AR4含义是：以当前AR中的内容为地址的数据存储单元内容左移8位后与ACC中内容相加，结果送与ACC，且AR中内容加一，并指定AR4为下一个当前AR。

18．在数的定标中，如果采用Q表示法，Q越大，数值范围越大，但精度越低。

19．LF240X中断源分为__软件______中断和__硬件______中断。

20. 在TMS320LF240X DSP中，优先级最高的中断是__复位______。

21．TMS320LF240X DSP共有__3____种基本的数据寻址方式，分别是立即、直接、间接。

22．按数据格式分类，DSP芯片可分为定点式芯片和浮点式芯片。

23．TMS320LF2407A DSP有3种低功耗模式。

24．DSP执行一条指令，需要通过取指、译码和执行等阶段。

DSP答案（终极版）

DSP答案（终极版）高级DSP原理与应用复习题---------2014-6-23复习课一选择题(每题2分,共20分)1．以下TMS320数字信号处理器中哪一种为定点DSP ( C)A TMS320C3xB TMS320C4xC TMS320C54xD TMS320C8x 2．TMS320C54X有几条数据总线( C)A 1条B 2条C 3条D 4条3．在TMS320C54x中,以下哪一个不是片内存储器( C)A DARAMB SARAMC EPROMD ROM4．TMS320C54X的并行乘法器与多少位专用加法器相连,可以在单周期内完成一次乘法/累加运算( B)A 30B 40C 50D 605．下面4条指令中,哪条是绝对寻址( B)A LD #10,AB STL A,*(y)C LD *AR1,A D LDM STL,B 6．TMS320C548、C549、VC5402等,最大存储空间可扩展至多少( B)A. 8K字B. 8M字C. 16K字D. 16M字7．以下哪种寻址方式可以在不改变DP或SP的情况下,随机的寻址128个存储单元中的任何一个单元( D )A 立即寻址B 间接寻址C 绝对寻址D 直接寻址8．间接寻址是按照存放在哪里的16位地址寻址的（D）A. 专用存储器B. 专用寄存器C. 辅助存储器D. 辅助寄存器9．在TMS320C54x中,表示建立未初始化段的汇编命令是( A )A .bssB .textC .dataD .sect10．DSP中是通过一条什么指令和重复指令实现两个无符号数除法的（A）A. 减法B. 加法C. 左移D. 右移11．在TMS320C54x中,以下哪一个是非屏蔽中断( D)INT B RINT0 C TINT D RSA 012．以下处理器工作方式状态寄存器PMST中哪一个状态位的值为0时,片内ROM不能映像到数据空间( D)A MP/MCB OVL YC A VISD DROM13．以下哪条汇编指令表示将累加器清0并重复下条指令( B)A RPTB RPTZC RPTBD BANZ14．在状态位寄存器ST1中,选用堆栈指针(SP)的直接寻址方式时( B)A CPL=0B CPL=1C CMPT=0D CMPT=115．. 以下哪条指令可以实现条件转移( C )A. BB. BDC. BCD. BACC16．. TMS320C54x是( A)A. 16位定点DSPB. 16位浮点DSPC. 32位定点DSPD. 32位浮点DSP17．以下程序使用的是( C)寻址LD #x,DP A 立即寻址LD @x.,A B 绝对寻址LD #y,DP C 直接寻址LD @y,A D 间接寻址18．．在TMS320C54x的存储器系统中，不包括以下哪一部分( B)A. 片内程序ROMB. 片内双访问ROM和单访问RAMC. 地址生成器及内部总线D. 主机接口19．. 以下四条指令中中，哪一条是累加器寻址( C)A. LD #10H ，AB. MPVD DA TA ，*AR5C. READA SmemD. LD @Y , A20．. 硬件与软件中发送了一个中请求之后，CPU必须决定是否应答中断请求，其中可屏蔽中断仅仅在一定的条件被满足后才可以被应答，以下( B)不能使可屏蔽中断被应答A. 优先级别最高B. 优先级别最低C. 状态寄存器ST1中的INTM位为0D. 中断屏蔽寄存器中的相应位为1 21．. 在定义段的汇编伪命令中，为未初始化的自定义段保留空间的指令是( D)A. .dadaB. .bssC. .sectD. .usect22．. 在中断寄存器ST1中的中思方式位，它可以在整体上屏蔽或开放中断，则当开放所有的中断时，它的值为( A)A. INTM=0B. INTM=1C. CMPT=0D. CMPT=123．链接器将扩展名为.obj的一个或多个COFF目标文件链接起来，生成可执行的输出文件和存储器映像文件，以下是一个链接命令文件（file..cmd）file1.obj file2.obj –m prog.map -o prog.outMEMORY{PAGE 0 : EPROM : org=0E00h ,len=100hPAGE 1 : SPRAM : org=0060h, len=0020hDARAM :org=0080, len=100h }SECTIONS{.text :>EPROM PAGE 0.data :>EPROM PAGE 0.bss :>SPRAM PAGE 1STACK :>DARAM PAGE 1 }问此文件中，我们可以得知.text段的起始地址是( A)A. 0E00B. 0060C. 0080D. 0F0024．. 对“MVKD DA TA , *AR5 ”此条指令的正确理解是( A)A. 将DATA地址单元中的数据传送到AR5寄存器所指向的数据存贮单元中去B. 将DATA的地址传送到AR5寄存器所指向的数据存贮单元中去C. 将DATA地址单元中的数据传送到AR5寄存器中去D. 将DATA的地址传送到AR5寄存器中去25．以下哪种中断信号不可以用中断方式位和中断屏蔽寄存器对其进行屏蔽( D)A.INT0B. INT1C.INT2D.NMI26．．TMS320C54X中有8个16-bit辅助寄存器，可用于（D）寻址A．堆栈寻址B．立即数寻址C．直接寻址D．间接寻址27．．汇编语言源程序必须经过汇编器汇编，汇编器输出文件以（C ）为其扩展名。

ADC美国亚德诺半导体公司推出12位ADC，可以10Gsamples速率运行

ADC美国亚德诺半导体公司推出12位ADC，可以
10Gsamples速率运行
美国亚德诺半导体公司（Analog Devices）推出AD9213-10GEBZ模数转换器（ADC），该产品在比传统射频ADC更高的模拟输入频率下，具有更高的参数、更高的奈奎斯特带宽以及RF采样能力，可实现高达7GHz的射频信号的数字化。

高采样率和集成的后处理功能可以在窄带应用中实现进一步的性能提升。

该产品具有一个集成的输出缓冲器，具有50Ω1.4Vp-p输入和6.5GHz带宽。

适用于航空和国防软件定义系统，以及仪器和通信领域。

公司表示，根据光谱和化学分析，认为数字示波器可能是该ADC 的一种应用。

高分辨率远距离雷达是一种可能的军事应用，更宽的奈奎斯特带宽能够增加带宽的卫星通信。

在无线通信中，新的宽带数字预失真架构将成为可能。

封装是12 x 12mm 192引脚BGA，价格与高性能产品相匹配，售价为3652.49美元。

还有一个6Gsample / s的版本，AD9213-6GEBZ。

AD9213
•噪声谱密度154dBfs / Hz
•SFDR 68dBc（1GHz，-1dBfs）
•10Gsample / s的5.1W功耗
•过压保护
•16路JESD204B输出（高达16Gbit / s线路速率）。

TMS320F281XDSP原理及应用技术考试部分答案

第一章4）CPU 32位定点CPU 主频高达150MHz 增强型哈佛总线结构支持JTAG仿真接口2）存储器4MB的程序/数据寻址空间（片外1MB）片上高达128KX16位FLASH存储器18KX16位单周期访问片内RAM3）两个事件管理器EVM 每个EVM模块包括：8通道16位PWM 死区产生和配置单元外部可屏蔽功率或驱动保护中断正交脉冲编码接口（QEP）三个捕捉单元，捕捉外部时间特别适合于电机控制4）串行通信外设一个高速同步串行外设接口（SPI）两个UART接口模块（SCI）增强的CAN2.0B接口模块多通道缓冲串口（McBSP）5）ADC模块12位，2X8通道(两个S/H)，A/D转换周期200ns，输入电压0～3V。

6）其它外设：锁相环（PLL）控制的时钟倍频系数看门狗定时模块三个外部中断3个32位CPU定时器128位保护密码高达56个通用I/O引脚支持IDLE,STANDBY,HALT等省电模式F2812和F2810的区别F2812有外部存储器接口TMS320F2810没有TMS320F2812有128K的Flash TMS320F2810仅64K。

5.可达1M的存储器空间可编程的等待状态可编程的读/写选通定时三个独立的片选思考题 TMS320F28x系列中的F2810、F2811、 F2812间有何区别？TMS320F2812有外部存储器接口，而TMS320F2811和TMS320F2810没有。

TMS320F2812和TMS320F2811有128K的Flash,而TMS320F2810仅64K。

与单片机相比，DSP有何特点？DSP器件具有较高的集成度。

DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO缓冲器。

提供高速、同步串口和标准异步串口。

有的片内集成了A/D和采样/保持电路，可提供PWM输出。

DSP器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。

虚仪科技 VIRTINS Multi-Instrument (万用仪) 3.2 说明书

3.2 使用说明书
虚仪科技
Virtins Technology
VIRTINS Multi-Instrument (万用仪) 3.2 使用说明书
本说明书适用于 VIRTINS Multi－Instrument（万用仪）。它包括： VIRTINS 示波器 VIRTINS 频谱分析仪 VIRTINS 信号发生器 VIRTINS 万用表 VIRTINS 数据记录仪 VIRTINS 频谱 3D 图 VIRTINS 设备检测计划 VIRTINS LCR 表 VIRTINS DDP 查看器的使用说明。如果您仅购买了其中的某些仪器，则仅相应章节适用。
注意：虚仪科技保留在任何时候无需预先通知而对本使用说明书进行修改的权利。本使用说明书可能包含有文字错误。

1
版权所有 © 2009 虚仪科技
VIRTINS Multi-Instrument(万用仪)3.2 使用说明书
虚仪科技
Virtins Technology
目录
1 引言 ....................................................................................................................................................12 1.1 概述 ............................................................................................................................................12 1.2 系统要求 .............................

社会公共安全防范协会安防考试

社会公共安全防范协会安防考试以下关于NVR存储说法不正确的是()A、图片空间必须分配空间才能使用B、可以单独分配存储空间C、硬盘可以即插即用，不必单独分配存储空间D、可以使用盘组功能更好的管理相机的存储空间参考答案：A关于NVR的智能检测，下列说法不正确的是支持人脸检测、虚焦检测和声音检测支持区域入侵、越界检测和客流量支持场景变更、云台控制和图像调节支持智能运动跟踪、物品遗留和物品搬移参考答案：D智慧城市由()、传输网络和感应识别末梢等系统组成。

应急中心市民服务中心云计算中心指挥中心参考答案：C下列关于VMS-B200外置解码器上墙说法不正确的是。

如果出现上墙黑屏、卡顿问题，可以排查IPC的码流是否符合解码器的解码标准卡顿的其中一个原因是网络丢包导致，网络丢包通过增加交换机就能完全解决DC1801、DC2804/2808、DC104/108、DC4304均不支持265和Ucode，所以黑屏的可能原因是265和Ucode开启导致操作上墙时提示无法上墙，可能的原因是该通道离线了参考答案：B数字化综合网格建设是推进云改数转战略在最后()的落地。

1公里1级1步1米参考答案：DVMS-B200存储阵列重建时的硬盘指示灯状态是什么?绿灯常亮黄灯常亮绿灯闪烁黄灯闪烁参考答案：DNVR抓包定位国标跨域对接问题，NVR使用网卡二对接上级平台，那么抓包时应选择哪个网卡进行抓包操作。

A、网卡一B、网卡二C、网卡三D、网卡四以下哪个系列安检机不需要单独配置操作台()。

A、5030系列B、6550系列C、100100系列参考答案：A关于无线网桥产品。

下列说法正确的有()。

A、通过无线方式回传数据，需要接入点和客户端一起使用，和无线AP一样B、PTP模式，需要用一对产品去实现，根据距离的远近选择对应的产品C、PTMP模式，一个接入点可接入多个客户端，WLN-EB5F工作在接入点模式，WLN-EB5E工作在客户端模式D、中继模式，为减少信号衰减，不可视的两点之间推荐使用“间接传输”的模式，根据距离的远近选择对应的产品参考答案：D下列关于一体机智能录像、回放说法错误的是?A、智能录像需要摄像机支持B、对于设备录像(录像存储在NVR上)，需将NVR升级至最新的软件版本以支持此功能C、以国标协议添加的设备不支持智能回放D、智能回放模式下支持回放上墙功能参考答案：C下列音频编码格式中，宇视相机无法使用的是()。

嵌入式系统及应用_徐州工程学院中国大学mooc课后章节答案期末考试题库2023年

嵌入式系统及应用_徐州工程学院中国大学mooc课后章节答案期末考试题库2023年1.S3C2410集成的ADC外设模块模拟量输入信号的范围是0~3.3V答案:正确2.S3C2410集成的10位ADC转换的代码为0x00~0x3ff答案:正确3.在中断服务汇编语言程序中，至少应有一条（）答案:中断返回指令4.下列不属于信号量作用范围的是（）答案:测试并置位指令5.用户程序一般运行在（）答案:用户模式6.ARM工作模式中具有独立的R8-R12寄存器的是（）答案:FIQ模式7.ARM中用于保存子程序返回地址的寄存器是（）答案:R148.当异常发生时，用于保存CPSR的当前值，从异常退出时用来恢复CPSR的是（）答案:SPSR9.在μCOS中，如果统计任务优先级为19，那么空闲任务优先级为（）答案:2010.µCOS-II中，中断服务程序退出后一定返回原来被打断的任务。

答案:错误11.ARM指令LDMIA R0,{R1,R2,R3,R4}实现的功能是（）答案:R1←[R0]，R2←[R0+4]，R3←[R0+8]，R4←[R0+12]12.arm发生异常后转到地址0x18处运行。

答案:正确13.ARM复位后，进入的工作模式是（）答案:管理模式14.ARM公司提供具体的芯片。

答案:错误15.µCOS-II中的统计任务的优先级最低。

答案:错误16.µCOS-II中的空闲任务可以删掉。

答案:错误17.µCOS-II中空闲任务可以抢占用户任务，获得CPU得到运行。

答案:错误18.嵌入式系统采用的一个典型的的四级存储系统，存储级别越高，存取速度越快，而存储容量则越小。

答案:正确19.µCOS-II中任务一旦建立，立刻进入运行态。

答案:错误20.µCOS-II中任务就绪表记录了任务是否处于就绪态。

答案:正确21.嵌入式系统本质上不属于计算机系统。

答案:错误22.在多重循环中，为了提高程序的执行效率，应尽量把循环次数少的循环放在外层。

光纤通信中级测试题及答案

光纤通信中级测试题及答案一、单选题（共70题，每题1分，共70分）1.ADM是一个（）设备，它的输出和输入均为STM-N光信号，支路信号可以是准同步的，也可以是同步的。

A、四端口B、三端口C、二端口D、单端口正确答案：B2.经过（）个持续的不可用秒后，会出现UAT报告。

A、5B、10C、15D、20正确答案：B3.ZXSM-150/600/2500单子架最多提供（）个STM-4的光方向。

A、4B、8C、12D、16正确答案：C4.码速正调整是（）信号速率，码速负调整是（）信号速率。

A、降低、提高B、不变、降低C、提高、不变D、提高、降低正确答案：D5.故障处理程序包括（）、主/备用设备切换以及恢复处理等。

A、信息处理B、障碍处理C、故障处理D、信号处理正确答案：C6.在SDH系统中定义S1字节的目的是（）。

A、避免定时成环B、当定时信号丢失后向网管告警C、能使两个不同厂家的SDH网络组成一个时钟同步网D、使SDH网元能提取最高级别的时钟信号正确答案：A7.本站时钟跟踪上游站，本站时钟频率高于上游站时，本站将发生（）。

A、指针先正调整、后负调整B、指针正调整C、指针不调整D、指针负调整正确答案：C8.STM－4每秒可传输的帧数是（）。

A、4000B、8000C、2000D、1000正确答案：B9.数字通信中1K字节表示的二进制位数是（）。

A、1000B、8X1000C、1024D、8X1024正确答案：D10.网络层的主要功能中不包括（）。

A、实现端到端的连接B、数据包交换C、网络连接的建立与拆除D、路径选择正确答案：C11.机柜告警蜂鸣音可通过如下方法关掉（）。

A、将SCC板的RST拨动开关拨向下B、将SCC板ID拨动开关拨为0C、长按SCC板的告警切除ALMC开关D、将机柜顶的TEST开关关闭正确答案：C12.OSN系列产品，以下设臵必须复位才能生效的是（）。

A、设臵网元IP和子网掩码B、设臵网元扩展ECCC、人工添加以太网路由D、软件修改网元的扩展ID或基础ID正确答案：D13.数字复接器的（）单元的作用是对各输入支路数字信号进行必要的频率或相位调整，形成与本机定时信号完全同步的数字信号。

ISA（PC104）总线规范

ISA（PC104）总线规范ISA(PC/104) 总线信号时序简介SBS Science & Technology Co., Ltd.APPN-002ISA(PC/104)总线信号时序简介目录1.0 ISA概况2.0 ISA文献2.1 ISA规范 2.2 ISA书籍3.0 ISA结构形式4.0 PC/104结构形式5.0 ISA信号描述6.0 ISA 时序图7.0 ISA信号用法8.0 ISA连接器引脚9.0 PC/104总线连接引脚盛博科技1APPN-002ISA(PC/104)总线信号时序简介1.0 ISA 概况ISA总线即工业标准结构 Industry Standard Architecture 十世纪八十年代早期IBM在佛罗里达州Boca Raton研发实验室出的个人电脑其中包括了8位ISA总线 1984年最早起源于二 IBM于1981年推IBM推出了PC-AT 这是第一个全面实现16位结构的ISA总线IBM最初命名的AT总线首先被记录于IBM出版的 The PC-AT TechnicalReference 上此书包括了图表和BIOS清单这样类似于康柏的其它公司很容易就生产出了IBM兼容的产品由于IBM将AT总线”作为一项商标进行保护其它生产兼容IBM产品的公司就不能使用 AT总线这个名称结果人们在行业中创造了 ISA 并将其作为这种总线的新名称这个名称最后被包括IBM在内的所有公司采用尽管 The PC-AT Technical Reference 包含了详细的图表和BIOS清单但其因未包含严格的时序规范及其它必要条件而未成为一个很好的总线规范结果对ISA各种各样的实现造成了一些产品之间的兼容性问题的问题迄今为止渐渐形成了许多ISA总线规范但是不幸的是为了减轻因兼容造成这些规范也不尽相同没有产生出一个完全统一的ISA总线规范2.0 ISA 文献2.1 ISA 规范有关ISA总线规范的文档有如下几篇 EISA Specification, Version 3.12――这篇文档包括ISA总线规范并规定了扩展工业标准结构定义了ISA总线上32位扩展 IEEE Draft Standard P996 这篇文档描写了标准PC类系统的机械和电子规范通过/doc/4d9951778.html,/.付费可以向IEEE订购PS/2 Technical Reference 这篇来自IBM的文档内容包括在一些IBM 计算机PS/2线上使用ISA总线的信号定义和时序图2.2 ISA书籍两本对ISA总线进行了详细描述的书是 ISA & EISA Theory and Operation, by Edward Solari. (Annabooks) (ISBN 0-929392-15-9) ISA System Architecture, by Don Anderson and Tom Shanley. (MindShare) (ISBN 0-201-40996-8)盛博科技2APPN-002ISA(PC/104)总线信号时序简介3.0 ISA结构形式8 位卡:(At the card)(At the computer)16 位卡:(At the card)(At the computer)盛博科技3APPN-002ISA(PC/104)总线信号时序简介4.0 PC/104结构形式与ISA板不同义相同PC/104 8位/16位总线模块具有同样尺寸全为地 Gnd与ISA板总线信号定但多A32/B32;C0/D0;C19/D19引脚盛博科技4APPN-002ISA(PC/104)总线信号时序简介5.0 ISA 信号描述SA19-SA0System Address 地址位19:0用于对系统中内存和I/O设备的寻址内存寻址时使用SA19:SA0配合LA23:LA17 能寻址多达16兆的内存低16位,可以用来定位64K的I/O地址号在BALE为高时有效持有效 SA19是最高位 I/O寻址中只使用地址信SA0为最低位而由BALE的下降沿锁定通过读或写命令使信号保但也可以由ISA这些信号通常由系统微处理器或DMA控制器驱动扩展板的Bus Master 来取得ISA总线的控制权LA23-LA17Unlatched Address 23:17位是系统中内存地址址多达16兆的内存它们和SA19:SA0可以共同寻由于它们是非锁存的当BALE为高时这些信号才有效故在整个总线周期中它们并不总是保持有效状态用BALE下降沿锁存这些信号的译码AENAddress Enable 用于DMA传送过程中关闭总线系统微处理器和其它设备的传送通道制当AEN有效时总线上的地址数据和读写信号由DMA控制器控以防止DMA周期中出现不正确ISA扩展板的片选译码应包含AEN信号的片选BALEBuffered Address Latch Enable 用来锁存LA23:LA17信号或者译码这些信号 BALE下降沿用于锁存LA23:LA17 在DMA周期中BALE 被强制为高此信号与AEN并用时表明一个有效的微处理器或DMA地址CLKSystem Clock 是一个自行运转的时钟它的频率一般在7MHz到10MHz之间系统时钟在一些ISA板的应用中保证与该频率值在ISA 标准中并未严格定义系统微处理器的同步工作盛博科技5APPN-002ISA(PC/104)总线信号时序简介SD15 - SD0System Data SD15:SD0是ISA总线上的数据总线最低位 8位设备的数据传送通过SD7:SD0来完成其中SD15是最高位SD0是SD15:SD0则用于传送16位设备的数据当16位设备向8位设备传送数据时需将16位信号转换成两个8位周期通过SD7:SD0来进行传送-DACK0 to -DACK3 and -DACK5 to -DACK7DMA Acknowledge 0:3和5:7分别被用来确认DRQ0:DRQ3和DRQ5:DRQ7的 DMA请求DRQ0 to DRQ3 and DRQ5 to DRQ7DMA Requests 用于ISA板向DMA控制器提出服务请求或者Bus Master设备申请总线控制权的请求多个DMA请求可能同时断定有效发出请求的设备必须保持请求信号有效直到系统板发出相应的DACK信号-I/O CH CKI/O Channel Check I/O CH CK由ISA板生成进而引发非屏蔽中断时表明发现了不可恢复的错误当它有效I/O CH RDYI/O Channel Ready 允许较慢速ISA板通过插入等待状态延长I/O或内存读写周期好 I/O CH RDY通常处于高以插入等待状态就绪 ISA板将I/O CH RDY拉低未准备使用I/O CH RDY插入等待状态的设备需可以完成读写周期时地址译码和读/写信号有效后立即使I/O CH RDY信号为低当设备释放 I/O CH RDY回高-IORI/O Read 线上由总线控制设备驱动并且指令所选的I/O设备将数据读到数据总-IOWI/O Write 由总线控制设备驱动指令所选的I/O设备从数据总线上获取数据盛博科技6APPN-002ISA(PC/104)总线信号时序简介IRQ3 to IRQ7 and IRQ9 to IRQ12 and IRQ14 to IRQ15Interrupt Requests 向系统微处理器发出信号提示来自ISA板的请求当IRQ 线由低向高跳变时产生中断请求请求必须一直保持为高直到CPU通过其中断服务程序确认了这个请求请求有不同的优先权来自IRQ9:IRQ12 而来自IRQ3:IRQ 7IRQ14 :IRQ15的请求优先被处理的请求较后处理 IRQ7优先级最低IRQ9优先级最高-SMEMRSystem Memory Read 指令一个所选定的Memory设备将数据送到数据总线该信号仅在对1M以内的Memory空间读时才有效SMEMR来源于MEMR及低于1兆的存储译码-SMEMWSystem Memory Write 指令将当前数据总线上的数据写入一个所选定的 Memory设备该信号仅在对1M以内的Memory空间写时才有效 SMEMR来源于MEMR及低于1兆的存储译码-MEMRMemory Read 指令将一个所选定的Memory设备数据读出送到数据总线它在整个Memory存储读周期中都有效-MEMWMemory Write 指令将当前数据总线上的数据存储到一个所选定的Memory设备中它在整个Memory存储写周期中都有效-REFRESHMemory Refresh 该信号为低时表明正在进行内存刷新操作OSCOscillator 是一个时间段为70毫微秒的时钟(14.31818 MHz) 该信号与系统时钟不同步盛博科技7APPN-002ISA(PC/104)总线信号时序简介RESET DRVReset Drive在电源开启或系统复位时来复位或初始化系统逻辑高电平有效TCTerminal Count 在DMA通道操作中当计数完成时产生的终端计数信号-MASTERMaster 和DRQ线一起获得ISA板上ISA总线的控制权后权设备将MASTER信号拉低在此状态下使得其获得系统地址当接收到一个DACK 数据和控制线的控制在读/设备将在驱动地址和数据线之前等待一个时钟周期写命令之前等待两个时钟周期-MEM CS16Memory Chip Select 16 ISA板将该信号拉低以指示这是一个16位的Memory读写操作它由LA23:LA17地址线译码来驱动-I/O CS16I/O Chip Select 16 I/O设备将该信号拉低以指示这是一个16位的Memory读写操作它由SA15:SA0地址线译码来驱动-0WSZero Wait State 由一个总线从设备驱动使其拉低状态即可完成一个总线周期由地址译码产生说明不插入任何额外等待-OWS 完成一个无需等待的16位Memory周期-SBHESystem Byte High Enable 该信号为低时表明数据在数据总线高位部分传送(D15 至 D8)盛博科技8APPN-002ISA(PC/104)总线信号时序简介6.0 ISA总线时序图8位 I/O 总线周期BALE SA(15:0) -SBHE -IOR/W SD(7:0) (READ) SD(7:0) (WRITE) I/OCHRDY ________ __| |_________________________________________ _ ______________________________________________ __ _><______________________________________________><________________ _______ |______________________________| _____________ -------------------------------------<_____________>__________________________________ ----------------<__________________________________>__________________ _ _ _ _ _ _ _ _ _ _ _ _ _________ |________________________|8 位 Memory 总线循环_____ ________| |______________________________________ _ ________________ ________________________________ LA(23:17) _><________________><________________________________ _______ ________________________________________ __ SA(19:0) _______><________________________________________><________________ _______ -MEMR/W |______________________________| _____________ SD(7:0) -------------------------------------<_____________>(READ) __________________________________ SD(7:0) ----------------<__________________________________>(WRITE)__________________ _ _ _ _ _ _ _ _ _ _ _ _ _________ I/OCHRDY |________________________| BALE盛博科技9APPN-002ISA(PC/104)总线信号时序简介16 位 I/O 总线周期________ BALE SA(15:0) -IOCS16 -IOR/W SD(15:0) (READ) SD(15:0) (WRITE) I/OCHRDY ______________| |_____________________________ _____________ __________________________________ __ _____________><__________________________________><___________________ ___ |_______________________________| _____________________ ______ |________________________| __________________ -----------------------------<__________________>---________________________ -----------------------<________________________>---_______________________ _ _ _ _ _ _ _ _ _ _ ______ |___________________|16 位 Memory 总线周期BALE1 个或多个等待状态______ _________________| |____________________________ ___ ________________________ ______________________ LA(23:17) ___><________________________><______________________________________ ________________________________ _ SA(19:0) ________________><________________________________><_ _______ ______________________ -MEMCS16 |______________________| ________________________ ______ -MEMR/W |_____________________| _______________ SD(15:0) --------------------------------<_______________>---(READ) _____________________ SD(15:0) --------------------------<_____________________>---(WRITE)__________________________ _ _ _ _ _ _ _ _ __________ I/OCHRDY |_______________|盛博科技10APPN-002ISA(PC/104)总线信号时序简介6 位 Memory 总线周期BALE0 等待状态______ _________________| |____________________________ ___ ________________________ ______________________ LA(23:17) ___><________________________><______________________________________ _________________________ ________ SA(19:0) ________________><_________________________><________ _______ ______________________ -MEMCS16 |______________________| _________________________ ______________________ -0WS |____| ________________________ ________________ -MEMR/W |___________| ______ SD(15:0) --------------------------------<______>------------(READ) ____________ SD(15:0) --------------------------<____________>------------(WRITE)DMA 读DRQ(n) -DACK(n) AEN,BALE SA(15:0) -SBHE ______________ __| |___________________________________ _______________ __________ |__________________________| ____________________________________ ________| |_______ _______________ ___________________________ _______ _______________><___________________________><_______________________ ________________________ _________ SA(19:16) ________________><________________________><_________ LA(23:17) ____________________ __________ -MEMR |_____________________| ____________ SD(15:0) -------------------------------<____________>-------______________________ ___________ -IOW |__________________| __________ TC _______________________________| |__________ ________________________ _____________________ I/OCHRDY |______|盛博科技11APPN-002ISA(PC/104)总线信号时序简介DMA 写DRQ(n) -DACK(n) AEN,BALE SA(15:0) -SBHE ______________ __| |___________________________________ _______________ __________ |__________________________| ____________________________________ ________| |_______ _______________ ___________________________ _______ _______________><___________________________><_______________________ ________________________ _________ SA(19:16) ________________><________________________><_________ LA(23:17) ____________________ __________ -IOR |_____________________| ____________ SD(15:0) -------------------------------<____________>-------______________________ ___________ -MEMW |__________________| __________ TC _______________________________| |__________ ________________________ _____________________ I/OCHRDY |______| Bus Master 周期DRQ(n) -DACK(n) -MASTER AEN BALE SA(19:0) -SBHE ___________________________________ __| |______________ _______________ __________ |__________________________| __________________ _______ |__________________________| __________________ _______ ________| |__________________________| |_ _____________________________________________________ ________| |_ ________________________ ___________ ______________ ________________________><___________><_______________ ________________________ ___________ ______________ LA(23:17) ________________________><___________><___________________________________________ _________________ -IOR,-IOW |_____| -MEMR,-MEMW _____ SD(15:0) -------------------------------<_____>---------------盛博科技12APPN-002ISA(PC/104)总线信号时序简介内存刷新周期_______________ -REFRESH SA(9:0) -SMEMR I/OCHRDY _______________ |_____________________| _________________ ____________ _____________________________________><____________><__________________________________________ ________________ |_____________| _________________________ _ _ _ _ ___________________ |_______|7.0 ISA信号用法图例 I/O = 输入/输出 I = 输入 O = 输出 = 不需要的信号里表明这个信号是可选信号 I/O 出现在括号下表是 ISA 系统板上典型的信号使用情况Signal Name System Board Usage AEN BALE CLK -DACK DRQ -IO CS16 -I/O CH CK I/O CH RDY -IOR -IOW IRQ LA -MASTER O O O O I I I I/O I/O I/O I I/O ISignal Name -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV SA SD -SBHE -SMEMR -SMEMW TC -0WS System Board Usage I/O I/O I/O O I/O O I/O I/O I/O I/O I/O I/O I盛博科技13APPN-002ISA(PC/104)总线信号时序简介下表是 ISA 扩展板上典型的信号使用的情况Signal Name AEN BALE CLK -DACK DRQ -IO CS16 -I/O CH CK I/O CH DY -IOR -IOW IRQ LA(23:17) -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV SA(16:0) SA(19:17) SD(7:0) SD(15:8) -SBHE -SMEMR -SMEMW TC -0WS ISA Bus Master (I) I O I (O) I O O (O) O O I O O (I) (O) I O I/O I/O O ISA 16-bit Mem Slave I (I) (O) (O) (O) I 0 I I (I) I I I (I) I/O I/O I (O) ISA 16-bit I/O Slave I (I) O (O) (O) I I (O) (I) I I I/O I/O I ISA 8-bit Mem Slave (I) (I) (O) (O) (O) (I) (I) (I) (I) I I I (I) I/O I I (O) ISA 8-bit I/O Slave I (I) (O) (O) I I (O) (I) I I I/O (O) ISA DMA Device (I) I O (O) I I (O) (I) I I/O (I/O) (I) -盛博科技14APPN-002ISA(PC/104)总线信号时序简介8.0 ISA 连接引脚Signal Name Pin Pin Signal Name Ground +5 V dc IRQ 9 -5 V dc DRQ2 -12 V dc -0WS +12 V dc Ground -SMEMW -SMEMR -IOW -IOR -DACK3 DRQ3 -DACK1 DRQ1 CLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 -DACK2 TC BALE +5 V dc OSC Ground B1 A1 -I/O CH CK SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 AEN SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 B3 A3 B4 A4 B5 A5 B6 A6 B7 A7 B8 A8 B9 A9 B11 A11 B12 A12 B13 A13 B14 A14 B15 A15 B16 A16 B17 A17 B18 A18 B20 A20 B21 A21 B22 A22 B23 A23 B24 A24 B25 A25 B26 A26 B27 A27 B28 A28 B29 A29 B30 A30 B31 A31 Key RESET DRV B2 A2Signal Name Pin Pin Signal Name -MEM CS16 D1 C1 -IO CS16 IRQ10 IRQ11 IRQ12 IRQ15 IRQ14 -DACK0 DRQ0 -DACK5DRQ5 -DACK6 DRQ6 -DACK7 DRQ7 +5 V dc Ground D2 C2 D3 C3 D4 C4 D5 C5 D6 C6 D7 C7 D8 C8 D9 C9 D10 C10 D11 C11 D12 C12 D13 C13 D14 C14 D15 C15 D16 C16 D18 C18 -SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 -MEMR -MEMW SD08 SD09 SD10 SD11 SD12 SD13 SD14 SD15B10 A10 I/O CH RDY-MASTER D17 C17-REFRESH B19 A19盛博科技15APPN-002ISA(PC/104)总线信号时序简介9.0 PC/104总线引脚引脚A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32信号名-IOCHCK SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 IOCHRDY AEN SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 GND用途Bus NMI input Data Bit 7 Data Bit 6 Data Bit 5 Data Bit 4 Data Bit 3 Data Bit 2 Data Bit 1 Data Bit 0 Processor Ready Ctrl Address Enable Address Bit 19 Address Bit 18 Address Bit 17 Address Bit 16 Address Bit 15 Address Bit 14 Address Bit 13 Address Bit 12 Address Bit 11 Address Bit 10 Address Bit 9 Address Bit 8 Address Bit 7 Address Bit 6 Address Bit 5 Address Bit 4 Address Bit 3 Address Bit 2 Address Bit 1 Address Bit 0 Ground P1AIn/OutIN I/O I/O I/O I/O I/O I/O I/O I/O IN I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O N/A PC/104 总线接口盛博科技16APPN-002ISA(PC/104)总线信号时序简介引脚B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 B18 B19 B20 B21 B22 B23 B24 B25 B26 B27 B28 B29 B30 B31 B32信号名GND RESET +5V IRQ9 -5V DRQ2 -12V ENDXFR +12V N/A -SMEMW -SMEMR -IOW -IOR -DACK3 DRQ3 -DACK1 DRQ1 -REFRESH SYSCLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 -DACK2 T/C BALE +5V OSC GND GND用途Ground System Reset +5v Power Int Request 9 -5v Power DMA Request 2 -12v Power Zero wait state +12v Power Key Pin Mem Wrt, Io 1M Mem Rd, Io 1M I/O Write I/O read DMA Ack 3 DMA request 3 DMA Ack 1 DMA request 1 Memory Refresh Sys Clock Int Request 7 Int Request 6 Int Request 5 Int Request 4 Int Request 3 DMA Ack 2 Terminal Count Addrs Latch En +5v Power 14.3MHz Clk Ground Ground P1BIn/OutN/A OUT N/A IN N/A IN N/A IN N/A N/A I/O I/O I/O I/O OUT IN OUT IN I/O OUT IN IN IN IN IN OUT OUT OUT N/A OUT N/A N/APC/104 总线接口盛博科技17APPN-002ISA(PC/104)总线信号时序简介引脚C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C16 C17 C18 C19信号名GND SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 -MEMR -MEMW SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 Key 用途Ground Bus High Enable Address bit 23 Address bit 22 Address bit 21 Address bit 20 Address bit 19 Address bit 18 Address bit 17 Memory Read Memory Write Date Bit 8 Date Bit 9 Date Bit 10 Date Bit 11 Date Bit 12 Date Bit 13 Date Bit 14 Date Bit 15 Key Pin P2CIn/OutN/A I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O N/APC/104 总线接口引脚D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 D16 D17 D18 D19信号名GND -MEMCS16 -IOCS16 IRQ10 IRQ11 ** IRQ15 IRQ14 -DACK0 DRQ0 -DACK5 DRQ5 -DACK6 DRQ6 -DACK7 DRQ7 +5V -MASTER GND GND用途Ground 16-bit Mem Access 16-bit I/O Access Interrupt Request 10 Interrupt Request 11 Interrupt Request 15 Interrupt Request 14 DMA Acknowledge 0 DMA Request 0 DMA Acknowledge 5 DMA Request 5 DMA Acknowledge 6 DMA Request 6 DMA Acknowledge 7 DMA Request 7 +5V Power Bus Master Assert Ground Ground P2DIn/OutN/A IN IN IN IN IN IN OUT IN OUT IN OUT IN OUT IN N/A IN N/A N/APC/104 总线接口盛博科技18。

DSP复习题及答案

DSP复习题及答案DSP 复习题及答案1.TMS320C54x型DSP采用改进的哈弗结构对程序存储器和数据存储器进行控制2 DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP。

3 从数据总线的宽度来说，TMS320C54x型DSP是16位的微处理器6 若某一变量用Q10.5表示，该变量所能表示的数值范围-1024 <=x<1024；精度0.00001。

7 目前市场上DSP生产厂商位居榜首的是（D）A Motorola B ADI C Zilog D TI8 TMS320C2000系列的主要应用领域为（A ）A 测控领域B 无线通信和有线通信设备C 无线基站D 图像处理9 TMS320C54x型DSP是浮点型处理器（X）11 TMS320C54x支持流水线的指令运行方式（V）12 单片机和DSP内部都实现了硬件乘法器（X）14 TMS320C54x DSP功耗低，大运算量，主要用于便携式信息处理终端产品。

（V）15 简述TI公司TMS320C2000、TMS320C5000、TMS320C6000系列处理器的应用领域15.答: C2X、C24X称为C2000系列，主要用于数字控制系统;C54X、C55X称为C5000系列，主要用于功耗低、便于携带的通信终端;C62X、C64X和C67X称为C6000 系列，主要用于高性能复杂的通信系统，如移动通信基站16 函数f(x)=2(1+x2) -1<x<="">练习题(一)1．累加器A分为三个部分，分别为保护位，高阶位，低阶位。

2. TMS320C54x型DSP的内部采用8条16位的多总线结构。

3. TMS320C54X DSP的CPU包括3个状态器状态寄存器ST0；状态寄存器ST1；处理器工作方式状态寄存器PMST。

4. TMS320C54X DSP的40位ALU和累加器仅支持16位算数运算。

（X）5．C54X系列DSP 处理器的累加器A,B是32位的。

2024年软考-中级软考-多媒体应用设计师考试历年真题常考点试题5带答案

2024年软考-中级软考-多媒体应用设计师考试历年真题常考点试题带答案（图片大小可任意调节）第1卷一.单选题(共20题)1.微机系统中的系统总线(如PCI)是用来连接各功能部件以构成一个完整的系统，它需包括三种不同功能的总线，即______。

A.数据总线、地址总线和控制总线B.同步总线、异步总线和通信总线C.内部总线、外部总线和片内总线D.并行总线、串行总线和USB总线2.数字音频采样和量化过程所用的主要硬件是()。

A.数字编码器B.数字解码器C.模拟到数字的转换器(A/D转换器)D.数字到模拟的转换器(D/A转换器)3.数字音频采样和量化过程所用的主要硬件是：A.数字编码器B.数字解码器C.模拟到数字的转换器(A/D转换器)D.数字到模拟的转换器(D/A转换器)4.MPEG-1视频编码标准中()的数据量最小A.I帧B.P帧C.B帧D.K帧5.按照______，可将计算机分为RJSC(精简指令集计算机)和CISC(复杂指令集计算机)。

A.规模和处理能力B.是否通用C.CPU的指令系统架构D.数据和指令的表示方式6.以下关于软件著作权产生时间的叙述中，正确的是______。

A.自软件首次公开发表时B.自开发者有开发意图时C.自软件得到国家著作权行政管理部门认可时D.自软件开发完成之日起7.mii的音乐合成器有：(1)fm(2)波表(3)复音(4)音轨A.仅(1)B.(1)(2)C.(1)(2)(3)D.全部8.以下颜色模型中适用于彩色印刷的是()颜色模型A.CMYB.RGBC.YIQD.HSL9.乐音的音高是由()决定的。

A.声音响度B.谐音结构C.节拍特征D.基音频率10.在编码标准中没有使用到()编码技术。

①真彩色图像②伪彩色图像③灰度图像④黑白二值图像A.DCTB.DPCMC.RLED.小波变换11.嵌入式系统初始化过程主要有3个环节，按照自底向上、从硬件到软件的次序依次为()。

A.片级初始化→系统级初始化→板级初始化B.片级初始化→板级初始化→系统级初始化C.系统级初始化→板级初始化→片级初始化D.系统级初始化→片级初始化→板级初始化12.协议在终端设备与远程站点之间建立安全连接。

ARM嵌入式系统试卷

ARM嵌入式系统试卷嵌入式系统试卷一、选择题1.目前，ARM微处理器的最新系列是（A） 2A.ARM11B.XscaleC.ARM12D.SecurCore2.当ARM微处理器运行在（ C ）下时，某些被保护的系统资源是不能被访问的。

2A.系统模式B.管理模式C.用户模式D.快速中断模式3.在ARM指令中常用作堆栈指针的寄存器是（ D ）2A.R14B.R15C.R16D.R134.在ARM微处理器的每一种运行模式下，都可用来保存子程序的返回地址的寄存器是（ B ）A.R15B.R14C.R13D.R165.ARM状态下用作程序计数器的寄存器是（ C ） 2A.R16B.R13C.R15D.R146.在下列ARM微处理器的异常类型中的优先级最高是（ B ） 2A.快速中断B.数据中止C.预取中止D.软件中断7.寄存器移位操作的ASR是指（ D ） 2A.逻辑右移B.循环右移C.算术左移D.算术右移8.MOV R1，#0x25；BIC R1，R1，#0xF0两条指令处理后的R1值是（A） 2A.0x05B.#0x20C.0x50D.0x029.ARM指令中带返回和状态切换的跳转指令是（ C ） 2A.BLB.BXC.BLXD.B10.S3C44B0X中总线控制的OM[1:0]为10，即（ C ）3A.8位B.16位C.32位D.测试模式11.（ C ）不是存储器的3个主要特性。

4A.速度B.容量C.存取周期D.位价12.下列哪种不属于FLASH按内部构架和实现技术？（ B ） 4A.NORB.XORC.NANDD.AND13.FLASH存储器是（ B ） 4A.随机存储器B.只读存储器C.顺序存储器D.直接存取存储器14.S3C44B0X共有（ D ）个独立的中断源。

5A.30B.24C.28D.2614.下列，哪个中断优先级最低？（ D ） 5A.sGAB.sGBC.sGKAD.RTC15.S3C44B0X中26个中断源的中断向量仅在（B ）向量模式下有效。

AD9643是一款双通道、14位、采样速率最高达250 MSPS

AD9643是一款双通道、14位、采样速率最高达250 MSPS的模数转换器(ADC)，旨在为低成本、小尺寸、宽带宽、多功能通信应用提供解决方案。

这款双通道ADC采用多级、差分流水线架构，并集成了输出纠错逻辑。

每个ADC均具有宽带宽输入，支持用户可选的各种输入范围。

集成基准电压源可简化设计。

占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。

ADC输出数据直接路由至两个外部14位LVDS输出端口，格式化为交错式或通道复用式。

需要时，灵活的关断选项可以明显降低功耗。

设置与控制编程利用三线式SPI兼容型串行接口来完成。

AD9643采用64引脚LFCSP封装，额定温度范围为−40°C至+85°C工业温度范围。

应用
∙通信
∙分集无线电系更多。

单片机模拟习题及参考答案

单片机模拟习题及参考答案l、8031定时／计数器是否计满可采用等待中断的方法进行处理，也可通过对（）的查询方法进行判断。

A、奇偶标志B、CY标志C、O\Ti标志D、中断标志答案：D2、MCS-51单片机复位后堆栈指针SP=()。

A、07B、OFC、7FD、OFF答案：A3、使用单片机开发系统调试程序时，对源程序进行汇编的目的是（）。

A、将目标程序转换成源程序B、将低级语言转换成高级语言C、连续执行D、将源程序转换成目标程序答案：D4、下列芯片中属于单片机的芯片是（）。

A、Z80B、80486C、8155D、A T89C52答案：D5、累加器A的内容是23且执行SWAP戍旨令后累加器的内容变为（）。

A、02HB、03C、32D、13H答案：C6、对于MCS-5D系列单片机来说，直接寻址可寻址的空间是（）。

A、内部RAM口外部RAMB、程序存储器和外部RAMC、内部RAMP o—7FH的空间和特殊功能寄存器D、外部RAM答案：C7、8752单片机是（）位机。

A、32B、16C、8D、4答案：C8、MCS-51系列单片机内部计数器的最大位数是（）位。

A、4B、8C、16D、32答案：C9、A T89C51单片机有（）个中断优先级。

A、2B、3C、4D、5答案：A10、当8051单片机系统的振荡晶体频率为12M H沉，其一个机器周期的时间是（）。

A□0.5µSB□lµSm2µSll4µS答案：B11、8031单片机的定时器T l有（）种工作方式。

A、1B、4C、0030HD、2答案：C12、8031单片机的定时器Tl有（）种工作方式。

A、3B、2C、lD、4答案：A13、下列设备中属于嵌入式系统的是（）A、笔记本电脑B、MP漏放器C、服务器D、台式计算机答案：B14、下列芯片中属于单片机的芯片是（）。

A、80486B、Z80C、8086D、PIC16C52答案：D15、累加器A的内容是87且执行RR A指令后累加器的内容变为（）。

适合通信应用的低功耗55纳米12位80MSps双通道流水线型ADC

适合通信应用的低功耗55纳米12位80MSps双通道流水线型ADC陈宏铭;许世弦【期刊名称】《中国集成电路》【年(卷),期】2017(26)1【摘要】随着工艺技术的发展,55纳米工艺技术已逐渐成为低功耗芯片的主流工艺.本文基于UMC 55 nm CMOS工艺,给出了一种12位双通道流水线模数转换器的设计方案,六级流水结构中前五级每级2.5位flash子模数转换器,第六级为3位flash子模数转换器的流水线结构,采用冗余数字纠错进行错误校正.文中介绍流水线结构原理,从整体电路结构到电路设计以及给出最终的原型版图与量测结果与功耗数据.测试结果显示微分非线性(DNL)是±0.5 LSB,积分非线性(INL)是±1.2 LSB.信噪比(SNR)和在20 MHz正弦波输入下,无杂散动态范围(SFDR)分别是64.92和77.15 dB.双通道ADC的面积在UMC 55 CMOS工艺是0.727 mm2,在数字1.0V 与模拟2.5V供电下功耗为100.9 mW.【总页数】7页(P28-34)【作者】陈宏铭;许世弦【作者单位】智原科技,上海,200233;智原科技,上海,200233【正文语种】中文【相关文献】1.MAX12xx系列：14位／12位，40Msps至80Msps ADC [J],2.8位高速低功耗流水线型ADC的设计技术研究∗ [J], 居水荣;刘敏杰;朱樟明3.12位100MHz流水线型ADC行为级建模与仿真 [J], 王月海;刘红岩4.适合便携式低功耗应用的ADC：高速的双通道12位ADC [J],5.一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计 [J], 陈利杰;周玉梅因版权原因，仅展示原文概要，查看原文内容请购买。

DSP原理及应用试卷附答案卷

课程名称〔含档次〕DSP原理及应用课程代号专业电子信息工程考试方式〔开、闭卷〕闭卷一、选择题〔此题总分 24 分，每题 2 分〕1、以下TI公司的DSP芯片，那种属于浮点型DSP〔〕A、TMS320C54xB、TMS320C55xC、TMS320C62xD、TMS320C67x2、TMS320VC5402DSP有〔〕组数据总线。

A、1B、2C、3D、43、TMS320VC5402型DSP处理器的内核供电电压〔〕伏。

A、5VB、3.3VC、1.8VD、1.2V4、TMS320C54x系列DSP处理器有〔〕个通用I/O引脚。

A、2B、4C、8D、165、TMS320C5402DSP直接寻址中从页指针的位置可以偏移寻址〔〕个单元。

A、7B、8C、64D、1286、链接命令文件用〔〕扩展名表示。

A、.objB、 dC、.outD、.asm7、TMS320C5402 DSP内部含有〔〕个辅助存放器。

A、8B、9C、5D、168、TMS320C54x DSP中，累加器的位数为: 〔〕A、16位B、32位C、40位D、64位9、C54X DSP的流水线是由〔〕级〔也即是由多少个操作阶段〕组成。

A、 4B、 6C、 8D、 1010、在采用双操作数的间接寻址方式时，要使用到一些辅助存放器，在此种寻址方式下，下面的那些辅助存放器如果使用到了是非法的〔〕A、AR1B、AR2C、AR3D、AR411、看门狗的作用是〔〕。

A、降低频率B、PC受到干扰而跑飞时产生复位C、既可以降低频率也可以升高频率D、稳定频率，但不改变频率12、要使DSP能够响应某个可屏蔽中断，下面的说法正确的选项是〔〕A、需要把状态存放器ST1的INTM位置1，且中断屏蔽存放器IMR相应位置0B、需要把状态存放器ST1的INTM位置1，且中断屏蔽存放器IMR相应位置1C、需要把状态存放器ST1的INTM位置0，且中断屏蔽存放器IMR相应位置0D、需要把状态存放器ST1的INTM位置0，且中断屏蔽存放器IMR相应位置1二、填空题〔此题总分24分，每空1分〕1、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是___ _ ________。

智能仪器期末试题及答案

一、填空题1.在电子设备的抗干扰设计中，接地技术是一个重要环节，高频电路应选择（多）点接地，低频电路应选择（单）点接地。

2.智能仪器的键盘常采用非编码式键盘结构，有独立式键盘和（矩阵）式键盘，若系统需要4个按键，应采用（独立式）键盘结构。

大于8个时采用矩阵式键盘3.智能仪器的显示器件常用（LED）数码管或液晶显示器，其中（LED数码）更适合用于电池供电的便携式智能仪器。

4.智能仪器的模拟量输入通道一般由多路模拟开关、（放大器）、滤波器、（采样保持器）和A/D转换器等几个主要部分所组成。

5.对电子设备形成干扰，必须具备三个条件，即(干扰源)、（传输或耦合的通道）和对干扰敏感的接收电路。

6.干扰侵入智能仪器的耦合方式一般可归纳为：（传导）耦合、公共阻抗耦合、静电耦合和（电磁）耦合。

7.RS-232C标准串行接口总线的电气特性规定，驱动器的输出电平逻辑“0”为（+5～+15）V,逻辑“1”为（-5～-15）V。

8.智能仪器的随机误差越小，表明测量的（精确）度越高；系统误差越小，表明测量的（准确）度越高。

9.智能仪器的故障自检方式主要有（开机）自检、（周期性）自检和键控自检三方式。

10.双积分型A/D转换器的技术特点是：转换速度（较慢），抗干扰能力（强）。

11.智能仪器修正系统误差最常用的方法有3种：即利用（误差模型）、（校正数据表）或通过曲线拟合来修正系统误差。

12.为防止从电源系统引入干扰，在智能仪器的供电系统中可设置交流稳压器、（隔离变压器）、（低通滤波器）和高性能直流稳压电源。

13.为减小随机误差对测量结果的影响，软件上常采用（算数平均）滤波法，当系统要求测量速度较高时，可采用（递推平均）滤波法。

14.随着现代科技和智能仪器技术的不断发展，出现了以个人计算机为核心构成的（个人）仪器和（虚拟）仪器等新型智能仪器。

15.智能仪器的开机自检内容通常包括对存储器、（显示器和键盘）、（模拟量I/O通道）、总线和接插件等的检查。

光纤通信中级考试模拟题(附答案)

光纤通信中级考试模拟题（附答案）一、单选题（共70题，每题1分，共70分）1.PCM30/32基群的标称速率是（）。

A、1544Kb/sB、2048Kb/sC、8448Kb/sD、6312Kb/s正确答案：B2.A/D转换的含义是（）。

A、数字信号转换为模拟信号B、模拟信号转换为数字信号C、模拟信号放大D、数字信号处理正确答案：B3.同PDH比较,SDH优越性是（）。

A、SDH比PDH的信道利用率高B、SDH电路简单价钱低廉C、SDH上下电路比PDH灵活D、A和B正确答案：C4.下列哪种线路码的码速提高最小（）。

A、5B6BB、8B1HC、1B1HD、4B1H正确答案：B5.对STM-N的正确描述是（）。

A、是由STM-1信号比特间插形成B、是由STM-1信号字节间插形成C、是由STM-N/2信号字节间插形成D、以上答案均不正确正确答案：B6.单板在正常状态下，单板的运行灯和告警灯的状态是（）。

A、运行灯100ms亮，100ms灭，告警灯100ms亮；100ms灭B、运行灯1S亮，1S灭，告警灯熄灭C、运行灯熄灭，告警灯1S亮，1S灭D、两个灯均常亮正确答案：B7.我国的PCM三次群的线路接口码型为（）码。

A、PDHB、SDHC、HDB3D、CMI正确答案：C8.光纤连接器回波损耗应大于（）dB。

A、25B、16C、17D、40正确答案：D9.网络层的主要功能中不包括（）。

A、网络连接的建立与拆除B、路径选择C、实现端到端的连接D、数据包交换正确答案：A10.用于产生复用段开销并形成完整的复用段信号的功能块是（）。

A、RSTB、LPTC、MSTD、HPT正确答案：C11.传送一帧STM-16所需的时间为（）。

A、488nsB、488ns×64C、125μsD、125μs×64正确答案：C12.为了将支路信号装入SDH帧结构净负荷区，须经（）、定位校准和复用三个步骤。

A、同步B、解码C、映射D、再生正确答案：C13.各个节点串接且头尾两个节点开放的网络物理拓扑称为（）的网络物理拓朴。

M11整理后(1709题)

1 下列哪个是LOC频率 3110.20MHz 112.35MHz 110.35MHz 117.30MHz2 如果左、右两个显示管理计算机（ＤＭＣ）同时故障，可以通过控制选择开关使显示的结果为： 4只有机长的PFD和副驾驶的ND显示信息只有机长和副驾驶的PFD显示信息只有机长和副驾驶的ND显示信息机长和副驾驶的PFD和ND均有显示3 飞机在进近阶段，自动油门工作在2N1方式MCP的速度方式拉平方式慢车方式4 当飞机以恒定的计算空速（CAS）爬升时，真空速（TAS）将（） 3保持不变。

减小。

增大。

先增大后减少。

5 "一架大型运输机在飞行的过程中,如果备用高度表后的气管松脱,那么高度表指示的是( )" 2飞机的气压高度。

外界大气压力所对应的气压高度。

飞机的客舱气压高度。

客舱气压。

6 下列关于“ADC压力传感器”的叙述哪个正确？ 1在DADC中，静压和全压使用相同类型的传感器。

在模拟ADC中和DADC中使用相同类型的压力传感器。

在DADC中，仅使用一个传感器来测量静压和全压。

"在DADC中,压力传感器可单独更换。

"7高度警告计算机的输入信号有：134大气数据计算机的气压高度信号无线电高度信息自动飞行方式控制信息襟翼和起落架的位置信息8如果EFIS测试结果正常，则显示器上显示的信息有：234系统输入信号源数字、字母和符号系统构型（软、硬件件号）光栅颜色9在PFD上，当俯仰杆与飞机符号重合时，飞机可能正在（）1234平飞爬升下降加速10当ND工作在ILS方式时，显示的基本导航信息有（）123风速和风向飞机的航向地速航道偏差11当EICAS警告信息多于11条时，按压“取消”电门 4具有取消A级警告功能具有取消A级和B级警告功能具有锁定信息功能能取消当前页B级和C级信息，具有翻页功能12 EICAS计算机的I/O接口接收的信号输入类型，包括 4ARINC429数字数据总线输入、离散输入和与高频率有关的输入离散输入、模拟输入和与高频率有关的输入ARINC429数字数据总线输入、模拟输入和与高频率有关的输入ARINC429数字数据总线输入、离散输入和模拟输入13 用于从飞机系统采集对应于告诫信息的失效或故障数据并将它们送到FWC，以便产生相应的警告和所需采取的纠正措施的ECAM系统计算机是 4DMC1 DMC2 FMC SDAC14 飞机进近，当缝翼放出2个单位时，ECAM自动显示（）。