IIC总线协议中文版(IEEE标准版)
i2c中文版
I2C总线规范目录1 序言 (3)1.1 版本1.0-1992 (3)1.2 版本2.0-1998 (3)1.3 版本2.1-2000 (3)1.4 购买Philips 的I2C 总线元件 (3)2 I2C 总线使设计人员和厂商都得益 (3)2.1 设计人员的得益 (4)2.2 厂商的得益 (5)3 介绍I2C 总线规范 (6)4 I2C 总线的概念 (6)5 总体特征 (7)6 位传输 (7)6.1 数据的有效性 (7)6.2 起始和停止条件 (8)7 传输数据 (9)7.1 字节格式 (9)7.2 响应 (9)8 仲裁和时钟发生 (10)8.1 同步 (10)8.2 仲裁 (10)8.3 用时钟同步机制作为握手 (11)9 7 位的地址格式 (12)10 7 位寻址 (13)10.1 第一个字节的位定义 (13)10.1.1 广播呼叫地址 (14)10.1.2 起始字节 (15)10.1.3 CBUS 的兼容性 (16)11 标准模式I2C 总线规范的扩展 (16)12 快速模式 (17)13 Hs 模式 (17)13.1 高速传输 (17)13.2 Hs 模式的串行数据传输格式 (19)13.3 从F/S 模式切换到Hs 模式以及返回 (20)13.4 低速模式中的快速模式器件 (21)13.5 串行总线系统的混合速度模式 (21)13.5.1 在混合速度总线系统中的F/S 模式传输 (22)13.5.2 在混合速度总线系统中的Hs 模式传输 (22)13.5.3 混合速度总线系统中电桥的时序要求 (24)14 10 位寻址 (24)14.1 头两个字节位的定义 (24)14.2 10 位寻址的格式 (24)14.3 广播呼叫地址和10 位寻址的起始字节 (26)15 I/O 级和总线线路的电气规范和时序 (26)15.1 标准和快速模式器件 (26)15.2 Hs 模式器件 (28)16 I2C 总线器件到总线线路的电气连接 (30)16.1 标准模式I2C 总线器件电阻R p 和R S 的最大和最小值 (31)17 应用信息 (33)17.1 快速模式I2C 总线器件的斜率控制输出级 (33)17.2 快速模式I2C 总线器件的开关上拉电路 (34)17.3 总线线路的配线方式 (34)17.4 快速模式I2C 总线器件电阻R p 和R S 的最大和最小值 (35)17.5 Hs 模式I2C 总线器件的电阻R p 和R S 的最大和最小值 (35)18 F/S 模式I2C 总线系统的双向电平转换器 (35)18.1 连接逻辑电平不同的器件 (36)18.1.1 电平转换器的操作 (36)19 Philips 提供的开发工具 (37)20 支持的文献 (37)1 序言1.1 版本 1.0-19921992 I 2C 总线规范的这个版本有以下的修正 • 删除了用软件编程从机地址的内容 因为实现这个功能相当复杂 而且不被使用 • 删除了 低速模式 实际上这个模式是整个 I 2C 总线规范的子集 不需要明确地详细说明 • 增加了快速模式 它将位速率增加 4 倍到达 400kbit/s 快速模式器件都向下兼容 即它们可以在 0~100kbit/s 的 I 2C 总线系统中使用 • 增加了 10 位寻址 允许 1024 个额外的从机地址•快速模式器件的斜率控制和输入滤波改善了 EMC 性能 注意 100kbit/s 的 I 2C 总线系统或 100kbit/s 器件都没有改变1.2 版本2.0-1998I 2C 总线实际上已经成为一个国际标准 在超过 100 种不同的 IC 上实现而且得到超过 50 家公司的许 可 但是 现在的很多应用要求总线速度更高 电源电压更低 这个更新版的 I 2C 总线规范满足这些要求 而且有以下的修正 • 增加了高速模式 Hs 模式 它将位速率增加到 3.4Mbit/s Hs 模式的器件可以和 I 2C 总线系统 中快速和标准模式器件混合使用 位速率从 0~3.4Mbit/s • 电源电压是 2V 或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求 而且保持和电 源电压更高的器件兼容 • 快速模式输出级的 0.6V 6mA 要求被删除 •新器件的固定输入电平被总线电压相关的电平代替 •增加了双向电平转换器的应用信息1.3 版本2.1-2000I 2C 总线规范的 V2.1 版有以下微小的修改 • 在 Hs 模式的重复起始条件后 可以延长时钟信号 SCLH 见 13.2 节的图 22 25 和 32 •Hs 模式中的一些时序参数变得更随意见表 6 和表 71.4 购买 Philips 的 I 2C 总线元件购买 Philips 的 I 2C 元件同时传递了一个在 Philips 的 I 2C 专利下在 I 2C 系统使用元件使系统符合由Philips 定义的 I 2C 规范的许可证2 I 2C 总线使设计人员和厂商都得益在消费者电子 电讯和工业电子中 看上去不相关的设计里经常有很多相似的地方 例如几乎每个系 统都包括 •一些智能控制 通常是一个单片的微控制器 • 通用电路 例如 LCD 驱动器 远程 I/O 口 RAM EEPROM 或数据转换器•面向应用的电路 譬如收音机和视频系统的数字调谐和信号处理电路 或者是音频拨号电话的 DTMF 发生器 为了使这些相似之处对系统设计者和器件厂商都得益 而且使硬件效益最大电路最简单 Philips 开发 了一个简单的双向两线总线 实现有效的 IC 之间控制 这个总线就称为 Inter IC 或 I 2C 总线 现在 Philips 包括超过 150 种 CMOS 和双极性兼容 I 2C 总线的 IC 可以执行前面提到的三种类型的功能 所有符合 I 2C总线的器件组合了一个片上接口 使器件之间直接通过 I 2C 总线通讯 这个设计概念解决了很多在设计数 字控制电路时遇到的接口问题下面是 I 2C 总线的一些特征 • 只要求两条总线线路 一条串行数据线SDA 一条串行时钟线SCL•每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地址 主机可以作为主机发送器或主机接收器 • 它是一个真正的多主机总线 如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁 防止数据被破坏 • 串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s 快速模式下可达 400kbit/s 高速 模式下可达 3.4Mbit/s •片上的滤波器可以滤去总线数据线上的毛刺波 保证数据完整 • 连接到相同总线的 IC 数量只受到总线的最大电容400pF 限制 图 1 是两个 I 2C 总线应用的例子2.1 设计人员的得益符合 I 2C 总线的 IC 允许系统设计快速向前推进 直接从功能结构图到原型 此外 由于它们直接剪 贴 到 I 2C 总线 没有任何额外的外部接口 所以允许简单地通过从或者向总线剪贴 或 不剪贴 IC 来修改或升级原型系统 符合 I 2C 总线的 IC 还有一些功能特别吸引设计人员 • 结构图的功能模块与实际的 IC 对应 设计快速从结构图向最后的原理图推进 • 不需要设计总线接口 因为 I 2C 总线接口已经集成在片上 • 集成的寻址和数据传输协议允许系统完全由软件定义 • 相同类型的 IC 经常用于很多不同的应用• 由于设计人员快速熟悉了用兼容 I 2C 总线的 IC 表示经常使用的功能模块 使设计时间减少 • 在系统中增加或删除 IC 不会影响总线的其他电路• 故障诊断和调试都很简单 故障可被立即寻迹 •通过聚集一个可再使用的软件模块的库减少软件开发时间 除了这些优点外 符合 I 2C 总线的 CMOS IC 还向设计者在特别吸引的可移植装置和电池供电系统方 面提供了特殊的功能 它们都有 •极低的电流消耗 • 抗高噪声干扰 • 电源电压范围宽 •工作的温度范围广SDA SC LSDA SCL(a) (b)图1 I2C 应用的两个例子 a 高性能的高度集成电视 b DECT 无绳电话基站2.2 厂商的得益符合I 2C 总线的IC 不只帮助了设计者它们也使设备厂商得到很多益处因为•简单的两线串行I2C 总线将互联减到最小因此IC 的管脚更少而且PCB 的线路也减少结果使PCB 更小和更便宜•完全完整的I2C 总线协议不需要地址译码器和其他胶合逻辑•I2C 总线的多主机功能允许通过外部连接到生产线快速测试和调整最终用户的设备•符合I2C 总线的IC 提供SO 小型VSO 超小型以及DIL 封装甚至减少了IC 的空间要求这些只是一些益处另外兼容I2C 总线的IC 通过允许简单地构造设备变量和保持设计是最新的简易升级功能增加了系统设计的灵活性这样整个装置系列可以围绕一个基本的模型开发新设备的升级或者功能增强的模型即扩展的存储器远程控制等等可以简单地通过剪贴相应的IC 到总线上产生如果需要更大的ROM 只需要从我们广泛的IC 中选择一个有更大ROM 的微控制器就可以了由于新的IC 要取代旧的 增加新功能到装置或者提升它的性能只要简单地从总线上移去过时的 IC 然后换上它的后续 IC 就可以了3 介绍 I 2C 总线规范对于面向 8 位的数字控制应用 譬如那些要求用微控制器的 要建立一些设计标准 • 一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和 I/O 扩展器组成 • 系统中不同器件的连接成本必须最小•执行控制功能的系统不要求高速的数据传输 • 总的效益由选择的器件和互连总线结构的种类决定 产生一个满足这些标准的系统需要一个串行的总线结构 尽管串行总线没有并行总线的数据吞吐能力 但它们只要很少的配线和 IC 连接管脚 然而 总线不仅仅是互连的线 还包含系统通讯的所有格式和过程 串行总线的器件间通讯必须有某种形式的协议避免所有混乱 数据丢失和妨碍信息的可能性 快速器件必须可以和慢速器件通讯 系统必须不能基于所连接的器件 否则不可能进行修改或改进 应当设计一 个过程决定哪些器件何时可以控制总线 而且 如果有不同时钟速度的器件连接到总线 必须定义总线的 时钟源 所有这些标准都在 I 2C 总线的规范中4 I 2C 总线的概念I 2C 总线支持任何 IC 生产过程 NMOS CMOS 双极性 两线――串行数据 SDA 和串行时钟 SCL 线在连接到总线的器件间传递信息 每个器件都有一个唯一的地址识别无论是微控制器 LCD 驱动器 存储器或键盘接口而且都可以作为一个发送器或接收器由器件的功能决定很明显 LCD驱动器只是一个接收器 而存储器则既可以接收又可以发送数据 除了发送器和接收器外 器件在执行数 据传输时也可以被看作是主机或从机见表 1主机是初始化总线的数据传输并产生允许传输的时钟信号的器件 此时 任何被寻址的器件都被认为是从机 表1 I 2C 总线术语的定义但只允许其中一个控制总线并使报文不被破坏I 2C 总线是一个多主机的总线 这就是说可以连接多于一个能控制总线的器件到总线 由于主机通常是 微控制器 让我们考虑以下数据在两个连接到 I 2C 总线的微控制器之间传输的情况 见图2 这突出了 I 2C 总线的主机 从机和接收器 发送器的关系 应当注意的是 这些关系不是持久的 只由当时数据传输的方向决定 传输数据的过程如下 1假设微控制器 A 要发送信息到微控制器 B • 微控制器 A 主机寻址微控制器 B 从机 • 微控制器 A 主机 发送器发送数据到微控制器 B 从机 接收器•微控制器 A 终止传输2如果微控制器 A 想从微控制器 B 接收信息 • 微控制器 A 主机寻址微控制器 B 从机• 微控制器 A 主机 接收器从微控制器 B 从机 发送器接收数据• 微控制器 A 终止传输甚至在这种情况下 主机微控制器 A 也产生定时而且终止传输连接多于一个微控制器到 I 2C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据 为了避免由此产生混乱 发展出一个仲裁过程 它依靠线与连接所有 I 2C 总线接口到 I 2C 总线 如果两个或多个主机尝试发送信息到总线 在其他主机都产生 0 的情况下 首先产生一个 1 的 主机将丢失仲裁 仲裁时的时钟信号是用线与连接到 SCL 线的主机产生的时钟的同步结合关于仲裁的更 详细信息请参考第8 章MICRO -CONTROL LER ALCD DRIVERSTATIC RAM OR EEPROMSD ASC LGATE ARRAYADCMICRO -CONTROL LER B图 2 使用两个微控制器的 I 2C 总线配置举例在 I 2C 总线上产生时钟信号通常是主机器件的责任 当在总线上传输数据时 每个主机产生自己的时钟信号 主机发出的总线时钟信号只有在以下的情况才能被改变 慢速的从机器件控制时钟线并延长时钟信号 或者在发生仲裁时被另一个主机改变5 总体特征 SDA 和 SCL 都是双向线路 都通过一个电流源或上拉电阻连接到正的电源电压见图 3当总线空闲时 这两条线路都是高电平 连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功 能 I 2C 总线上数据的传输速率在标准模式下可达 100kbit/s 在快速模式下可达 400kbit/s 在高速模式下 可达 3.4Mbit/s 连接到总线的接口数量只由总线电容是 400pF 的限制决定 关于高速模式主机器件的信息请参考第 13 章6 位传输 由于连接到 I 2C 总线的器件有不同种类的工艺 CMOS NMOS 双极性 逻辑 0 低 和 1高的电平不是固定的 它由 V DD 的相关电平决定见第 15 章的电气规范每传输一个数据位就产生 一个时钟脉冲6.1 数据的有效性SDA 线上的数据必须在时钟的高电平周期保持稳定 数据线的高或低电平状态只有在 SCL 线的时钟 信号是低电平时才能改变见图 4DEVICE 1D E V I C E 2图 3 标准模式器件和快速模式器件连接到 I 2C 总线SDASCLd a t a li ne stable; data val i dch a n g e of d at a allowed图 4 I 2C 总线的位传输6.2 起始和停止条件在 I 2C 总线中 唯一出现的是被定义为起始 S 和停止 P 条件 见图 5 的情况 其中一种情况是在 SCL 线是高电平时 SDA 线从高电平向低电平切换 这个情况表示起始条件 当 SCL 是高电平时 SDA 线由低电平向高电平切换表示停止条件 起始和停止条件一般由主机产生 总线在起始条件后被认为处于忙的状态 在停止条件的某段时间后 总线被认为再次处于空闲状态 总线的空闲状态将在第 15 章详细说明如果产生重复起始Sr 条件而不产生停止条件 总线会一直处于忙的状态此时的起始条件S和重复起始Sr 条件在功能上是一样的见图 10因此在本文档的剩余部分符号 S 将作为一个通用的术语既表示起始条件又表示重复起始条件 除非有特别声明的 Sr 如果连接到总线的器件合并了必要的接口硬件 那么用它们检测起始和停止条件十分简便 但是 没有这种接口的微控制器在每个时钟周期至少要采样SDA 线两次来判别有没有发生电平切换S D ASDAS C LSS TA R T co n d iti o nPS T OP co n d iti o nSCL图 5 起始和停止条件7 传输数据 7.1 字节格式发送到 SDA 线上的每个字节必须为 8 位 每次传输可以发送的字节数量不受限制 每个字节后必须跟一个响应位 首先传输的是数据的最高位MSB 见图 6如果从机要完成一些其他功能后例如一个 内部中断服务程序才能接收或发送下一个完整的数据字节 可以使时钟线 SCL 保持低电平迫使主机进入 等待状态 当从机准备好接收下一个数据字节并释放时钟线 SCL 后 数据传输继续在一些情况下 可以用与 I 2C 总线格式不一样的格式 例如兼容 CBUS 的器件 甚至在传输一个字 节时 用这样的地址起始的报文可以通过产生停止条件来终止 此时不会产生响应见 10.1.3 节7.2 响应数据传输必须带响应 相关的响应时钟脉冲由主机产生 在响应的时钟脉冲期间 发送器释放 SDA 线 高 在响应的时钟脉冲期间 接收器必须将 SDA 线拉低 使它在这个时钟脉冲的高电平期间保持稳定的低 电平见图 7当然 必须考虑建立和保持时间在第15 章详细说明 通常 被寻址的接收器在接收到的每个字节后 除了用 CBUS 地址开头的报文 必须产生一个响应 见 10.1.3 节 当从机不能响应从机地址时例如它正在执行一些实时函数不能接收或发送从机必须使数据线保持高电平 主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输如果从机 接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节 主机必须再一次 终止传输 这个情况用从机在第一个字节后没有产生响应来表示 从机使数据线保持高电平 主机产生一 个停止或重复起始条件 如果传输中有主机接收器 它必须通过在从机不产生时钟的最后一个字节不产生一个响应 向从机发送器通知数据结束 从机 发送器必须释放数据线 允许主机产生一个停止或重复起始条件图 6 I 2C 总线的数据传输图 7 I 2C 总线的响应8 仲裁和时钟发生 8.1 同步所有主机在 SCL 线上产生它们自己的时钟来传输 I 2C 总线上的报文 数据只在时钟的高电平周期有效 因此 需要一个确定的时钟进行逐位仲裁 时钟同步通过线与连接 I 2C 接口到 SCL 线来执行 这就是说 SCL 线的高到低切换会使器件开始数它 们的低电平周期 而且一旦器件的时钟变低电平 它会使 SCL 线保持这种状态直到到达时钟的高电平见 图8但是 如果另一个时钟仍处于低电平周期 这个时钟的低到高切换不会改变 SCL 线的状态 因此SCL 线被有最长低电平周期的器件保持低电平 此时 低电平周期短的器件会进入高电平的等待状态start countingCLK 1C L K 2S C L图 8仲裁过程中的时钟同步当所有有关的器件数完了它们的低电平周期后 时钟线被释放并变成高电平 之后 器件时钟和 SCL 线的状态没有差别 而且所有器件会开始数它们的高电平周期 首先完成高电平周期的器件会再次将 SCL 线拉低 这样 产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定 而高电平周期由高电平 时钟周期最短的器件决定8.2 仲裁主机只能在总线空闲的时侯启动传输 两个或多个主机可能在起始条件的最小持续时间t HD;STA 内产生一个起始条件 结果在总线上产生一个规定的起始条件 当 SCL 线是高电平时 仲裁在 SDA 线发生 这样 在其他主机发送低电平时 发送高电平的主机将 断开它的数据输出级 因为总线上的电平与它自己的电平不相同仲裁可以持续多位它的第一个阶段是比较地址位有关的寻址信息请参考第10 章和第14 章如果每个主机都尝试寻址相同的器件仲裁会继续比较数据位如果是主机发送器或者比较响应位如果是主机接收器因为I2C 总线的地址和数据信息由赢得仲裁的主机决定在仲裁过程中不会丢失信息丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾由于Hs 模式的主机有一个唯一的8 位主机码因此一般在第一个字节就可以结束仲裁见第13 章如果主机也结合了从机功能而且在寻址阶段丢失仲裁它很可能就是赢得仲裁的主机在寻址的器件因此丢失仲裁的主机必须立即切换到它的从机模式图9 显示了两个主机的仲裁过程当然可能包含更多的内容由连接到总线的主机数量决定此时产生DA TA1 的主机的内部数据电平与SDA 线的实际电平有一些差别如果关断数据输出这就意味着总线连接了一个高输出电平这不会影响由赢得仲裁的主机初始化的数据传输D A TA1D A TA2 S D A S C Lmaster 1 lose s a rbit ra ti o nDATA 1S D AS图9 两个主机的仲裁过程由于I2C 总线的控制只由地址或主机码以及竞争主机发送的数据决定没有中央主机总线也没有任何定制的优先权必须特别注意的是在串行传输时当重复起始条件或停止条件发送到I2C 总线的时侯仲裁过程仍在进行如果可能产生这样的情况有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件也就是说仲裁在不能下面情况之间进行•重复起始条件和数据位•停止条件和数据位•重复起始条件和停止条件从机不被卷入仲裁过程8.3 用时钟同步机制作为握手时钟同步机制除了在仲裁过程中使用外还可以用于使能接收器处理字节级或位级的快速数据传输在字节级的快速传输中器件可以快速接收数据字节但需要更多时间保存接收到的字节或准备另一个要发送的字节然后从机以一种握手过程见图6在接收和响应一个字节后使SCL 线保持低电平迫使主机进入等待状态直到从机准备好下一个要传输的字节在位级的快速传输中器件例如对I2C 总线有或没有限制的微控制器可以通过延长每个时钟的低电平周期减慢总线时钟从而任何主机的速度都可以适配这个器件的内部操作速率在Hs 模式中握手的功能只能在字节级使用见第13 章号9 7 位的地址格式数据的传输遵循图 10 所示的格式 在起始条件S 后 发送了一个从机地址 这个地址共有 7 位 紧接着的第 8 位是数据方向位R/ W 0 表示发送写 1 表示请求数据读数据传输一般由主机产生的停止位P 终止 但是 如果主机仍希望在总线上通讯 它可以产生重复起始条件Sr和寻址另一个从机 而不是首先产生一个停止条件 在这种传输中 可能有不同的读写格式结合图 10 完整的数据传输可能的数据传输格式有 • 主机 发送器发送到从机 接收器 传输的方向不会改变见图 11 •在第一个字节后 主机立即读从机见图 12在第一次响应时 主机 发送器变成主机 接收 器 从机 接收器变成从机 发送器 第一次响应仍由从机产生 之前发送了一个不响应信 A 的主机产生停止条件• 复合格式见图 13传输改变方向的时侯 起始条件和从机地址都会被重复 但 R/ W 位取反如果主机接收器发送一个重复起始条件 它之前应该发送了一个不响应信号 A注意 1复合格式可以用于例如控制一个串行存储器 在第一个数据字节期间 要写内部存储器的位置 在重复起始条件和从机地址后 数据可被传输 2自动增加或减少之前访问的存储器位置等所有决定都由器件的设计者决定3每个字节都跟着一个响应位 在序列中用 A 或 A 模块表示 4 兼容 I 2C 总线的器件在接收到起始或重复起始条件时必须复位它们的总线逻辑 甚至在这些起始 条件没有根据正确的格式放置 它们也都期望发送从机地址 5起始条件后面立即跟着一个停止条件报文为空是一个不合法的格式图 11 主机 发送器用 7 位地址寻址从机接收器 传输方向不变图12 在第一个字节后主机立即读从机图13 复合格式10 7 位寻址I2C 总线的寻址过程是通常在起始条件后的第一个字节决定了主机选择哪一个从机例外的情况是可以寻址所有器件的广播呼叫地址使用这个地址时理论上所有器件都会发出一个响应但是也可以使器件忽略这个地址广播呼叫地址的第二个字节定义了要采取的行动这个过程将在10.1.1 节详细介绍有关10 位寻址的信息请参考第14 章10.1 第一个字节的位定义位组成了从机地址见图14最低位LSB是第8 位它决定了报文的方向第一个字节的头7第一个字节的最低位是0器件会任务它被主机寻址至于是从机接收器还是从机发送器都由R/ W 位决定M S B LSBR/Wsl a ve a d d re s s图14 起始条件后的第一个字节从机地址由一个固定和一个可编程的部分构成由于很可能在一个系统中有几个同样的器件从机地址的可编程部分使最大数量的这些器件可以连接到I2C 总线上器件可编程地址位的数量由它可使用的管脚决定例如如果器件有4 个固定的和3 个可编程的地址位那么相同的总线上共可以连接8 个相同的器件I2C 总线委员会协调I2C 地址的分配进一步的信息可以从最后列出的Philips 代理商处获得保留的两组8 位地址0000XXX 和1111XXX的用途见表2 从机地址的11110XX 位组合保留给10 位寻址见第14 章。
I2C通讯协议(中文译版)I2C_Spec
1.1 版本 1.0-1992 .................................................................................................................... 3 1.2 版本 2.0-1998 .................................................................................................................... 3 1.3 版本 2.1-2000 .................................................................................................................... 3 1.4 购买 Philips 的 I2C 总线元件 .............................................................................................. 3
IIC总线协议
IIC总线协议一、引言IIC（Inter-Integrated Circuit）总线协议是一种串行通信协议，用于在集成电路之间进行数据传输。
本协议旨在规范IIC总线的通信方式、数据格式和电气特性，以确保不同设备之间的互操作性和可靠性。
二、范围本协议适用于使用IIC总线进行数据传输的设备和系统。
涵盖了硬件接口、通信协议和数据传输规范。
三、定义1. IIC总线：一种双线制的串行通信总线，由两根线组成，分别为SDA（Serial Data）和SCL（Serial Clock）。
2. 主设备（Master）：通过IIC总线控制和管理通信的设备。
3. 从设备（Slave）：响应主设备指令并提供数据的设备。
4. 起始条件（Start Condition）：主设备发出的SDA线从高电平跳变到低电平，而SCL线保持高电平。
5. 停止条件（Stop Condition）：主设备发出的SDA线从低电平跳变到高电平，而SCL线保持高电平。
6. 读操作（Read Operation）：主设备向从设备请求数据。
7. 写操作（Write Operation）：主设备向从设备发送数据。
四、电气特性1. 电压标准：IIC总线的电压标准为3.3V或5V，具体取决于设备和系统的需求。
2. 电平定义：高电平为逻辑1，低电平为逻辑0。
3. 上拉电阻：SDA和SCL线上需要连接上拉电阻，以确保线路处于高电平状态。
五、通信协议1. 起始条件：主设备发出起始条件信号，即SDA线从高电平跳变到低电平，而SCL线保持高电平。
2. 设备地址：主设备发送设备地址，从设备根据其唯一的地址进行识别。
地址由7位或10位组成，其中7位地址模式是最常用的。
3. 读写位：主设备发送读写位，用于指示是读操作还是写操作。
读操作为1，写操作为0。
4. ACK位：每个数据字节的传输都需要从设备发送一个ACK位，用于确认数据接收成功。
5. 数据传输：主设备发送或接收数据字节，每个字节都由8位组成。
IIC总线协议
IIC总线协议协议名称：IIC总线协议一、引言IIC（Inter-Integrated Circuit）总线协议是一种串行通信协议，用于在集成电路（IC）之间进行数据传输。
本协议旨在定义IIC总线的物理层和数据链路层的规范，以实现可靠和高效的数据传输。
二、术语和定义在本协议中，以下术语和定义适合：1. 主设备（Master）：控制IIC总线并发起数据传输的设备。
2. 从设备（Slave）：响应主设备请求并提供数据的设备。
3. 传输速率（Bit Rate）：数据在IIC总线上传输的速度，通常以bps（每秒位数）为单位。
4. 时钟线（SCL）：主设备通过该线产生时钟信号，用于同步数据传输。
5. 数据线（SDA）：主设备和从设备通过该线传输数据。
三、物理层规范1. 电气特性：a. 时钟线和数据线均为双向开漏输出，需要外部上拉电阻。
b. 时钟线和数据线的电平定义：逻辑低电平（0）为0V至0.3V，逻辑高电平（1）为0.7V至Vcc（供电电压）。
c. 时钟线和数据线的上拉电阻阻值应根据总线长度和负载电容进行选择，以确保信号质量和传输速率。
2. 时序要求：a. 主设备产生时钟信号，并控制数据传输的起始和结束。
b. 数据在时钟的上升沿和下降沿进行采样和传输。
c. 数据的传输速率应在规定范围内，以保证数据的可靠性。
四、数据链路层规范1. 主设备操作：a. 主设备发起总线访问，并发送起始信号。
b. 主设备发送从设备地址和读/写位，以选择特定的从设备。
c. 主设备发送数据或者请求从设备发送数据。
d. 主设备发送住手信号，结束数据传输。
2. 从设备操作：a. 从设备接收主设备发送的地址和读/写位，并判断是否为自己的地址。
b. 从设备根据主设备的请求发送数据或者接收数据。
c. 从设备在主设备发送住手信号后结束数据传输。
3. 数据传输格式：a. 起始信号：主设备将时钟线保持高电平的同时，将数据线从高电平切换到低电平。
b. 住手信号：主设备将时钟线保持高电平的同时，将数据线从低电平切换到高电平。
IIC总线协议
IIC总线协议协议名称：IIC总线协议一、引言IIC（Inter-Integrated Circuit）总线协议是一种串行通信协议，用于在集成电路之间进行数据传输。
本协议旨在规范IIC总线的通信方式、数据格式和电气特性，以确保不同设备之间的互通性和稳定性。
本协议适用于各种电子设备和系统，如传感器、存储器、显示器等。
二、术语和定义在本协议中，以下术语和定义适用：1. 主设备（Master）：通过IIC总线控制和发起数据传输的设备。
2. 从设备（Slave）：响应主设备请求并进行数据传输的设备。
3. 总线（Bus）：用于主设备和从设备之间传输数据和控制信号的物理连接。
4. 传输速率（Transfer Rate）：数据在总线上传输的速度，通常以kHz为单位。
5. 时钟信号（Clock Signal）：主设备生成的用于同步数据传输的周期性信号。
三、通信方式1. 总线结构IIC总线采用双线制结构，包括一个串行数据线（SDA）和一个串行时钟线（SCL）。
SDA用于传输数据，SCL用于同步数据传输。
总线上可以连接多个从设备，但只能有一个主设备。
2. 数据传输数据传输分为两种方式：写操作和读操作。
- 写操作：主设备向从设备发送数据。
- 读操作：主设备从从设备读取数据。
3. 时序IIC总线的时序如下：- 起始条件（Start Condition）：主设备拉低SDA线，然后拉低SCL线，表示数据传输即将开始。
- 停止条件（Stop Condition）：主设备释放SDA线，然后拉高SCL线，表示数据传输结束。
- 重复起始条件（Repeated Start Condition）：主设备在传输过程中发出的起始条件。
- 确认应答（Acknowledgement）：接收设备在接收到数据后发送一个应答信号，表示接收成功。
- 时钟信号（Clock Signal）：主设备通过控制SCL线的电平变化来同步数据传输。
四、数据格式1. 地址帧地址帧用于指示通信的目标设备。
IIC总线协议中文版
IIC总线协议中文版IIC总线协议是一种常用的串行通信协议，也被称为I2C协议（Inter-Integrated Circuit）。
它在数字电子系统中广泛用于芯片之间的通信和数据传输。
本文将介绍IIC总线协议的基本原理、工作模式和通信规范。
在主从模式下，总线上有一个主设备和多个从设备。
主设备负责控制总线上的通信，发送开始信号、地址和数据，并接收从设备返回的数据。
从设备根据收到的地址来判断是否需要响应主设备的请求，并将数据发送给主设备。
在多主模式下，总线上可以有多个主设备。
这些主设备之间通过仲裁来确定哪个主设备有权控制总线，并进行通信。
每个主设备都有一个优先级，优先级高的主设备有权接管总线，而优先级低的主设备则需要等待。
起始信号由主设备发送，用于告诉从设备通信即将开始。
起始信号的生成方法是先拉低数据线（SDA），然后再拉低时钟线（SCL）。
地址帧由主设备发送，用于选择要通信的从设备。
地址帧由7位地址和1位读/写位组成，共计8位。
地址位指定了要通信的从设备，读/写位用于指示主设备是要读取还是写入数据。
数据帧由主设备或从设备发送，用于传输实际的数据。
数据帧的长度可以是1字节到32字节。
停止信号由主设备发送，用于告诉从设备通信结束。
停止信号的生成方法是先拉高时钟线（SCL），然后再拉高数据线（SDA）。
总线上的设备可以通过拉低数据线（SDA）来请求主设备延时或终止通信。
总结IIC总线协议是一种常用的串行通信协议，适用于芯片之间的通信和数据传输。
它基于两根线（数据线和时钟线），支持主从模式和多主模式两种工作模式。
通信包括起始信号、地址帧、数据帧和停止信号。
每个设备通过唯一的地址来进行通信，可以通过拉低数据线来请求主设备延时或终止通信。
IIC总线协议
a、主机向从机发送数据，数据传送方向在整个 传送过程中不变：
注：有阴影部分表示数据由主机向从机传送，无阴影部分则表示数据 由从机向主机传送。
A表示应答， A非表示非应答（高电平）。S表示起始信号，P表示 终止信号。。
b、主机在第一个字节后，立即从从机读数据
本课仅讨论I2C串行总线。
I2C总线通过上拉电阻接正电源。当总线空闲时，两 根线均为高电平。连到总线上的任一器件输出的低电平， 都将使总线的信号变低，即各器件的SDA及SCL都是 线“与”关系。
I2C总线的数据传送
一、数据位的有效性规定
I2C总线进行数据传送时，时钟信号为高电平期间， 数据线上的数据必须保持稳定，只有在时钟线上的信 号为低电平期间，数据线上的高电平或低电平状态才 允许变化。
I2C总线的寻址
主机发送地址时，总线上的每个从机都将这7位地址码 与自己的地址进行比较，如果相同，则认为自己正被主 机寻址，根据R/位将自己确定为发送器或接收器。
从机的地址由固定部分和可编程部分组成。在一个系 统中可能希望接入多个相同的从机，从机地址中可编程 部分决定了可接入总线该类器件的最大数目。如一个从 机的7位寻址位有4位是固定位，3位是可编程位，这时 仅能寻址8个同样的器件，即可以有8个同样的器件接 入到该I2C总线系统中。
应答时序图
I2C总线的数据传送格式
（2）数据帧格式 在总线的一次数据传送过程中，可以有以下几种组合 方式： a、主机向从机发送数据，数据传送方向在整个传送过 程中不变：
注：有阴影部分表示数据由主机向从机传送，无阴影部分则表 示数据由从机向主机传送。
A表示应答， 表示非应答（高电平）。S表示起始信号，P 表示终止信号。。
iic协议标准
IIC协议，也称为集成电路总线协议，是一种串行通信总线协议，使用多主从架构按位传输的串行半双工总线。
以下是关于IIC协议标准的相关信息：
1. 硬件接口：IIC协议只需要两条总线线路，一条串行数据线（SDA）和一条串行时钟线（SCL）。
这两条线路都是双向线路，通过上拉电阻连接到正的电源电压。
2. 传输速率：标准模式下，IIC协议的传输速率为100kbps。
快速模式下可达400kbps，高速模式下可达
3.4Mbps。
此外，还有一种超快速模式，传输速率可以达到5Mbps。
3. 地址管理：每个连接到总线的器件都可以通过唯一的地址进行软件寻址。
主机和从机之间存在简单的主从关系，主机可以作为主机发送器或主机接收器。
4. 传输特点：IIC是真正的多主设备总线，可提供仲裁和冲突检测机制。
5. 设备数量：连接到总线上的器件数量只受到总线的最大电容400pF限制，理论上最多可以有127个从设备。
请注意，以上信息仅供参考，具体的实现可能会根据不同的硬件和系统要求有所不同。
如有需要，建议咨询专业技术人员。
IIC总线协议
IIC总线协议协议名称：IIC总线协议1. 引言IIC（Inter-Integrated Circuit）总线协议是一种串行通信协议，用于在集成电路之间进行数据传输。
该协议由飞利浦公司（现在的恩智浦半导体公司）于1982年开发，并于1992年公开发布。
IIC总线协议被广泛应用于各种电子设备中，如传感器、存储器、显示器等。
本协议旨在规范IIC总线的通信方式和数据传输规则，以确保设备之间的互操作性和数据的可靠性。
2. 定义2.1 IIC总线IIC总线是一种双线制串行总线，包括两根信号线：串行数据线（SDA）和串行时钟线（SCL）。
SDA线用于传输数据，SCL线用于同步数据传输的时钟信号。
2.2 主设备主设备是IIC总线上的主导者，负责控制总线上的通信。
主设备发起读写操作，并提供时钟信号。
2.3 从设备从设备是IIC总线上的被控制者，负责响应主设备的读写请求。
从设备包括传感器、存储器、显示器等外围设备。
3. 通信过程3.1 总线初始化在开始通信之前，主设备需要对总线进行初始化。
初始化过程包括设置通信速率、配置主设备地址和从设备地址等。
3.2 起始条件和停止条件起始条件是指主设备发起通信的开始信号，停止条件是指主设备结束通信的信号。
起始条件和停止条件的定义如下：- 起始条件：SCL线为高电平时，SDA线由高电平切换至低电平。
- 停止条件：SCL线为高电平时，SDA线由低电平切换至高电平。
3.3 数据传输数据传输过程分为读操作和写操作。
3.3.1 读操作读操作由主设备发起，从设备响应。
读操作的步骤如下：- 主设备发送起始条件。
- 主设备发送从设备地址和读命令。
- 从设备响应主设备，并发送数据。
- 主设备接收从设备发送的数据，并发送应答信号。
- 从设备接收主设备发送的应答信号。
3.3.2 写操作写操作由主设备发起，从设备接收。
写操作的步骤如下：- 主设备发送起始条件。
- 主设备发送从设备地址和写命令。
- 从设备响应主设备，并接收数据。
IIC总线协议
iic总线协议I2C协议是单片机与其它芯片常用的通讯协议，由于只需要两根线，所以很好使用。
1. I2C总线的特点(1)只要求两条总线线路一条串行数据线SDA 一条串行时钟线SCL(2) 每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址；主机可以作为主发送器或主机接收器(3)它是一个真正的多主机总线，如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏(4)串行的8 位双向数据传输位速率在标准模式下可达100kbit/s 快速模式下可达400kbit/s 高速模式下可达.4Mbit/s(5)片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整(6) 连接到相同总线的IC数量只受到总线的最大电容400pF 限制I2C协议总线信号时序分析1 .数据的有效性：SDA 线上的数据必须在时钟的高电平周期保持稳定数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。
如图3.1 I2C总线的位传输所示。
图1. I2C总线的位传输2 .起始和停止条件当SCL线是高电平时，SDA线从高电平向低电平切换，这个情况表示起始条件。
当SCL线是高电平时，SDA线由低电平向高电平切换表示停止条件。
如图3.2 I2C起始和停止条件所示。
图3.2 起始和停止条件3. 总线空闲状态SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；4 .数据传输与应答信号ACK发送到SDA线上的数据必须是8位的。
每次传输可以发送的数据不受限制。
每个字节后必须在时钟的第9个脉冲期间释放数据总线（SDA为高），由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。
如图3.3 I2C总线响应。
图3.3 I2C总线响应首先传输的是数据的最高位（MSB）。
如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟SCL保持低电平迫使主机进入等待状态。
iic总线协议书
iic总线协议书甲方（提供方）：_______________________地址：_________________________________法定代表人：___________________________联系电话：_________________________乙方（使用方）：_______________________地址：_________________________________法定代表人：___________________________联系电话：_________________________鉴于甲方是IIC总线技术的合法拥有者，乙方希望使用甲方提供的IIC 总线技术，双方本着平等、自愿、互利的原则，经友好协商，就IIC总线技术的使用达成如下协议：第一条定义1.1 “IIC总线技术”指由甲方开发并拥有的，用于实现设备间通信的一系列技术规范和实现方法。
1.2 “协议书”指本IIC总线技术使用协议书。
第二条授权范围2.1 甲方授权乙方在本协议规定的范围内使用IIC总线技术。
2.2 授权使用范围包括但不限于IIC总线技术的设计、开发、制造、销售及服务。
第三条使用条件3.1 乙方应按照甲方提供的技术文档和规范使用IIC总线技术。
3.2 乙方不得将IIC总线技术用于任何非法或违反本协议目的的活动。
第四条技术支持与维护4.1 甲方应向乙方提供必要的技术支持，帮助乙方正确使用IIC总线技术。
4.2 甲方应定期对IIC总线技术进行维护和升级，确保技术的先进性和稳定性。
第五条保密条款5.1 乙方应对甲方提供的IIC总线技术及相关文档保密，未经甲方书面同意，不得向第三方披露。
5.2 保密期限为自本协议签订之日起至技术公开或失效之日止。
第六条知识产权6.1 IIC总线技术及相关知识产权归甲方所有。
6.2 乙方仅获得IIC总线技术的非独占性使用权，不得转让、许可或以其他方式授权第三方使用。
IIC总线协议
IIC总线协议协议名称：IIC总线协议一、引言IIC总线协议（Inter-Integrated Circuit）是一种串行通信协议，用于在集成电路之间进行数据传输。
本协议旨在规范IIC总线的通信规则、电气特性和数据传输格式，以确保不同厂商的设备能够互联互通。
二、术语和定义1. 主设备（Master Device）：负责控制IIC总线的设备。
2. 从设备（Slave Device）：响应主设备指令的设备。
3. SDA线（Serial Data Line）：用于传输数据的双向串行数据线。
4. SCL线（Serial Clock Line）：用于同步数据传输的时钟线。
5. START条件：主设备在总线上发送的开始信号。
6. STOP条件：主设备在总线上发送的停止信号。
7. 读操作：主设备从从设备读取数据的操作。
8. 写操作：主设备向从设备发送数据的操作。
三、电气特性1. 电压电平：IIC总线使用双向开漏输出，逻辑低电平为0V，逻辑高电平为Vcc（供电电压）。
2. 上拉电阻：SDA线和SCL线上需连接上拉电阻，以确保在空闲状态时电平保持高电平。
3. 总线容量：IIC总线上可连接多个从设备，总线容量需根据具体应用确定。
4. 传输速率：IIC总线支持多种传输速率，常见的有100kHz、400kHz和1MHz。
四、通信规则1. 总线初始化：主设备通过发送一个START条件来初始化总线。
START条件由SCL线在SDA线上的一个下降沿产生，表示数据传输的开始。
2. 寻址：主设备通过发送设备地址和读/写位来选择从设备。
设备地址由7位二进制表示，最高位为0表示写操作，为1表示读操作。
3. 数据传输：主设备向从设备发送数据时，每个字节的传输都由8个时钟周期组成。
在每个时钟周期的上升沿，数据线上的数据被稳定并被读取。
从设备接收到数据后，会返回一个应答位（ACK）以确认数据接收成功。
4. 停止条件：主设备在完成数据传输后，发送一个STOP条件来结束通信。
IIC总线协议
IIC总线协议协议名称：IIC总线协议1. 引言IIC（Inter-Integrated Circuit）总线协议是一种用于在集成电路之间进行通信的串行通信协议。
本协议旨在规定IIC总线通信的物理层电气特性、数据传输格式以及通信协议的规则，以确保不同设备之间的互操作性和数据的可靠传输。
2. 术语和定义2.1 主设备（Master Device）：通过IIC总线控制和发起通信的设备。
2.2 从设备（Slave Device）：通过IIC总线接收和响应通信的设备。
2.3 时钟线（SCL）：用于同步数据传输的时钟信号线。
2.4 数据线（SDA）：用于传输数据的双向数据线。
2.5 起始条件（Start Condition）：在通信开始时，主设备将SCL保持高电平，然后将SDA从高电平转为低电平。
2.6 停止条件（Stop Condition）：在通信结束时，主设备将SCL保持高电平，然后将SDA从低电平转为高电平。
3. 物理层电气特性3.1 电压电平：3.1.1 高电平：大于等于0.7 * VDD，VDD为供电电压。
3.1.2 低电平：小于等于0.3 * VDD。
3.2 电平状态转换：3.2.1 所有电平状态的转换都必须在SCL为低电平时进行。
3.2.2 数据线（SDA）上的电平状态只能在SCL为低电平时发生改变。
3.3 上拉电阻：3.3.1 SCL线和SDA线上需要连接上拉电阻，以确保在无通信时线路保持高电平状态。
3.3.2 上拉电阻的阻值应根据系统设计和总线负载进行合理选择。
4. 数据传输格式4.1 数据帧：4.1.1 所有数据传输都以数据帧为单位进行。
4.1.2 数据帧由起始位、数据位、应答位和停止位组成。
4.2 传输顺序：4.2.1 数据位从高位到低位进行传输。
4.2.2 主设备发送数据帧时，从设备必须在每个数据位的传输结束后进行应答。
4.3 起始位和停止位：4.3.1 起始位由主设备发送，标志着数据传输的开始。
I2C总线协议中文版
I2C总线协议中文版I2C（Inter-Integrated Circuit）总线是一种串行通信协议，用于在不同的集成电路之间进行通信。
它是由飞利浦公司（现在的恩智浦半导体）开发并于1982年发布。
I2C总线协议主要应用于各种数字设备之间的通信，例如传感器、存储设备、显示器和其他外围设备。
I2C总线协议使用两个线路进行通信：时钟线（SCL）和数据线（SDA）。
SCL线由主设备控制，用于对通信进行时钟同步。
SDA线用于传输数据，可以由主设备或从设备进行控制。
每个设备在总线上都有一个唯一的地址，以便在通信时进行识别。
在I2C总线中，通信被称为传输。
每个传输由一个起始条件和一个停止条件组成。
起始条件表明一个传输的开始，而停止条件表示传输的结束。
传输还包括设备地址、数据和确认位。
I2C总线协议定义了两种设备角色：主设备和从设备。
主设备在总线上产生时钟信号，并控制数据传输的发起。
从设备被动响应主设备的请求，并提供所需的数据。
主设备有权选择从设备，并在传输开始时向其发送设备地址。
从设备通过识别其唯一的设备地址来判断传输是否与自己有关。
I2C总线协议支持两种传输模式：主设备模式和从设备模式。
主设备模式下，主设备发送起始条件，并在通信中负责产生时钟信号。
主设备可以向一个或多个从设备发送数据，并在传输结束时发送停止条件。
从设备模式下，从设备只提供响应并在所需时提供数据。
在每个传输中，主设备发送数据位，并等待从设备返回一个ACK（应答）位。
ACK位用于确认数据的接收。
如果从设备成功接收了数据，它会返回一个ACK位。
如果从设备无法接收或处理数据，它可以返回一个NACK（非应答）位，表示传输的结束。
I2C总线协议还支持数据的读取和写入。
在写入模式下，主设备将数据发送给从设备，并等待ACK位的返回。
在读取模式下，主设备提供一个设备地址，并请求从设备发送数据。
从设备接收到请求后，会将数据发送给主设备，并等待ACK位的返回。
IIC总线协议
IIC总线协议IIC总线协议是一种串行通信协议，也被称为I2C（Inter-Integrated Circuit）总线协议。
它是由飞利浦公司（现在的恩智浦半导体公司）于1982年开发的，旨在提供一种简单、高效的通信方式，用于连接微控制器、传感器、存储器以及其他外设。
1. 引言IIC总线协议旨在实现多个设备之间的通信，通过两根线（SDA和SCL）进行数据传输。
该协议具有以下特点：简单、灵活、可扩展、多主机支持、多从机支持等。
2. 协议规范2.1 物理层规范IIC总线协议使用开漏输出，即总线上的设备只能拉低总线，而不能将总线拉高。
SDA线上的数据传输是双向的，而SCL线上的时钟信号是单向的。
2.2 逻辑层规范IIC总线协议使用起始位、地址位、数据位、应答位和停止位来组成数据帧。
起始位用于指示数据传输的开始，停止位用于指示数据传输的结束。
地址位用于指定设备的地址，数据位用于传输实际的数据。
应答位用于确认数据的接收情况。
2.3 时序规范IIC总线协议的时序由主机设备控制。
主机设备发送时钟信号，根据时钟信号的上升沿和下降沿来进行数据的传输和接收。
每个数据位都在时钟信号的下降沿进行传输。
3. 数据传输3.1 主机模式在主机模式下，主机设备负责发起通信，并控制总线上的数据传输。
主机设备首先发送起始位，然后发送设备地址，接着发送数据位，并等待从机设备的应答。
主机设备可以在传输过程中发送多个数据帧，并在最后发送停止位。
3.2 从机模式在从机模式下，从机设备等待主机设备的指令，并根据指令进行数据的接收或发送。
从机设备接收到起始位和地址位后，会检查地址是否匹配，如果匹配则进行数据的接收或发送，并发送应答位。
4. 错误处理IIC总线协议提供了多种错误处理机制，以确保数据的可靠传输。
例如，如果主机设备在发送数据位后没有接收到从机设备的应答位，则可以进行重试操作。
此外，总线上还可以使用时钟拉伸机制，即从机设备可以拉低时钟信号，以便主机设备有足够的时间处理数据。
IIC总线协议
IIC总线协议协议名称：IIC总线协议一、引言IIC（Inter-Integrated Circuit）总线协议是一种串行通信协议，用于在集成电路之间进行数据传输。
本协议旨在规范IIC总线的通信规则，确保设备之间的数据传输稳定可靠。
二、定义与缩写1. IIC总线：Inter-Integrated Circuit Bus，简称IIC总线，也称为I2C总线。
2. 主设备：通过IIC总线控制其他设备的设备。
3. 从设备：受主设备控制的设备。
4. SDA：串行数据线（Serial Data Line）。
5. SCL：串行时钟线（Serial Clock Line）。
三、通信规则1. 总线结构IIC总线由一条双向串行数据线SDA和一条串行时钟线SCL组成。
SDA和SCL都通过上拉电阻连接到正电源电压。
2. 传输模式IIC总线支持两种传输模式：标准模式和快速模式。
a) 标准模式：时钟频率最高为100 kHz，每个字节的传输包含8个数据位和1个ACK位。
b) 快速模式：时钟频率最高为400 kHz，每个字节的传输包含8个数据位和1个ACK位。
3. 起始和停止条件a) 起始条件：在SCL为高电平时，SDA由高电平转为低电平。
b) 停止条件：在SCL为高电平时，SDA由低电平转为高电平。
4. 数据传输a) 数据位：每个数据位在SCL的上升沿和下降沿进行传输。
b) ACK位：在每个字节的传输结束后，接收设备会发送一个ACK位作为确认信号。
c) 主设备向从设备发送数据时，数据位由高位到低位传输；从设备向主设备发送数据时，数据位由低位到高位传输。
5. 设备地址a) 主设备向从设备发送数据时，需要先发送从设备的地址。
b) 从设备的地址由7位组成，最高位为0表示写入操作，最高位为1表示读取操作。
6. 时钟同步a) SCL由主设备控制，主设备负责产生时钟信号。
b) 数据传输时，SDA上的数据必须保持稳定，直到SCL的下降沿。
I2C总线协议中文版
I2C总线协议中文版一、概述：I2C总线协议（Inter-Integrated Circuit）是由飞利浦公司（现在的恩智浦）于1980年代开发的一种串行通信协议。
它是一种双线制协议，使用一根数据线（SDA，Serial Data Line）和一根时钟线（SCL，Serial Clock Line）进行数据传输。
二、工作原理：I2C总线协议采用主从架构。
每个设备都有一个唯一的7位地址，用于通信标识。
通信始于主设备（Master）向从设备（Slave）发送一个起始信号。
接下来，主设备向从设备发送地址和数据，从设备则负责接收和处理这些信息。
通信完成后，主设备发送停止信号。
三、起始信号：起始信号用于标识I2C总线上的数据传输开始。
它是一个由高电平转为低电平的信号，由主设备发出。
起始信号表示数据传输的开始，准备发送地址和数据。
四、停止信号：停止信号用于标识I2C总线上的数据传输结束。
它是一个由低电平转为高电平的信号，由主设备发出。
停止信号表示数据传输的结束，释放总线并准备下一次通信。
五、地址传输：地址传输用于将主设备的地址发送给从设备。
地址是一个7位的二进制数，表示设备的唯一标识。
地址传输始于起始信号。
主设备在发送地址时，位0到6表示从设备的地址，最高位表示读或写操作（0表示写，1表示读）。
六、数据传输：数据传输用于通过I2C总线在主设备和从设备之间传送数据。
数据传输必须在起始信号和停止信号之间进行。
主设备首先发送一个字节的数据，接着从设备对数据进行确认（ACK）操作。
如果从设备收到的数据正确，它会产生一个ACK信号，否则会产生一个NACK信号。
数据传输可以是字节模式（8位数据）或位模式（1位数据），由主设备发起。
七、时钟传输：时钟传输用于同步主设备和从设备之间的数据传输。
时钟信号由主设备产生，并控制整个通信过程。
主设备在时钟线上输出高或低电平，从设备在时钟线上读取该电平。
时钟信号的频率可以通过修改I2C总线速率来调整。
IIC总线协议
IIC总线协议协议名称：IIC总线协议一、引言IIC总线协议（Inter-Integrated Circuit）是一种串行通信协议，用于在集成电路（IC）之间进行数据传输。
本协议旨在规范IIC总线的物理连接、数据传输格式和通信规则，以确保不同IC之间的可靠通信。
二、范围本协议适用于使用IIC总线协议进行通信的所有设备、模块和系统。
三、术语定义1. IIC总线：指使用IIC总线协议进行通信的串行总线。
2. 主设备（Master）：指通过IIC总线发起和控制数据传输的设备。
3. 从设备（Slave）：指通过IIC总线接收和响应数据传输的设备。
4. 数据帧（Data Frame）：指通过IIC总线传输的数据单元，包括起始位、地址、数据和校验位等。
5. 时钟线（SCL）：指用于同步数据传输的时钟信号线。
6. 数据线（SDA）：指用于传输数据的双向数据线。
四、物理连接1. IIC总线采用双线制，包括时钟线（SCL）和数据线（SDA）。
2. SCL和SDA线通过上拉电阻连接到供电电压，以确保信号的稳定性。
3. 主设备控制总线上的时钟信号，从设备根据时钟信号进行数据传输。
五、数据传输格式1. 数据传输以数据帧为单位进行，每个数据帧由起始位、地址、数据和校验位组成。
2. 起始位为低电平，表示数据传输的开始。
3. 地址字段用于标识从设备的地址，包括7位地址和读/写位。
4. 数据字段用于传输实际数据，可以是一个或多个字节。
5. 校验位用于验证数据的正确性，通常使用循环冗余校验（CRC）算法。
6. 数据传输可以是单向的（从主设备到从设备）或双向的（主设备和从设备之间）。
六、通信规则1. 主设备负责发起和控制数据传输，从设备根据主设备的指令进行响应。
2. 主设备通过发送起始位和地址字段来选择要通信的从设备。
3. 从设备在接收到地址字段后，根据读/写位决定是发送数据还是接收数据。
4. 数据传输过程中，主设备控制时钟线的变化，从设备根据时钟线的变化进行数据的读取或写入。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I2C1I2C (3)2.1 (4)2.2 (5)3I2C (6)5 (7)6.1 (7)6.2 (8)7 (10)8.1 (10)8.2 (10)8.3 (11)97 (13)10.1 (13)10.1.1 (14)10.1.2 (15)10.1.3 CBUS (16)11 (17)13I/O (26)15.1 (26)15.2 Hs (28)16 (33)17.1 I2C (33)17.2 I2C (34)17.3 (34)17.4 I2C Rp R S (35)17.5 Hs I2C Rp R S (35)18Philips (37)204400kbit/s0~100kbit/s I 2C10241.22.0-1998I 2CHsI 2C2V0.6V 6mAHs13.222672LCDRAMDTMFICPhilips150CMOSI 2CICI 2CI 2CSCL8100kbit/s3.4Mbit/s1I 2CI 2CICICI 2CICIC1 I 2Ca bI 2CP C BI 2CIC SO I 2CICIC ROM3I/OIC4NMOS SDASCLLCD11 I2CI2CA BA BABAAI2C I2C1SCLS DAS C LMICRO -CONTROLLERASTATICRAM OREEPROMLCDDRIVERGATEARRAY ADCMICRO -CONTROLLERB2I2CI2C5I2C100kbit/s3.4Mbit/s13I2C156.1SDA4SCLKN1OUTSCLK INSCLKDATAN1OUT DATA IN DEVICE 1SDA (Serial Data Line)SCL (Serial Clock Line)SCLKN2OUT SCLK INSCLK DATAN2OUT DATA IN DEVICE 2V DDR pR ppull-up resistors3I 2Cdata line stable;data validchange of data allowedSDASCL4 I 2C6.2I 2C S P 5SDASCL15SrSSDA SCLPSTOP conditionSDASCLSSTART condition5公司机密7SCLCBUS10.1.3SDASDA76 I 2C机密7 I2C88C LK1CLK2SCLstart counting8SCL密1014Hs8139DATA1SDADATA 1DATA 2SDASCL9I2C8.3SCL97R/W1PSrA 13A123AAI2C57公司机密12131010.1.110.17LSB1R/W43I2C I2C82142R/W0000 000 00000 000 10000 001 X CBUS0000 010 X0000 011 X0000 1XX X Hs1111 1XX X1111 0XX X 1023I2CB1HSDA SCL0000010000000000117I2C1817S9821Sr7ACKdummy acknowledge (HIGH)start byte 00000001SDASCL18S00000001SDASDASrI 2C80000001XDLEN19CBUSCBUSS P STOP conditionCBUS load pulsen - data bitsCBUS addressSTART conditionR/WbitACK related clock pulseSDASCLDLEN19CBUS100kbit/s7400kbit/sHs10公司机密I 2C100kbit/sHs711210710I 2C710I 2CSDA SCLI 2C13SCL 0~100kbit/sI 2C400kbit/sSDASCLCBUSSDA SCLSDASCLI/OI 2CHsI 2CHsHs13.13.4Mbit/sHsSDAH SCLH1Hs1HsHs1:2Hs1HsF/SSDASCLHsSCLHSDAHHsSDAHSCLHSchmitt20Hs I2CHsI/O>100pFR p HsSCLHMCS(3)SCLH公司机密13.2 HsHsI 2CF/S200001XXXA F/SHs0000 1000AHsAHsSCLHSCLHSCLHSCLH7R/WAAASCLHF/SHs(8-bit DA A/A)= MCS current source pull-up= Rp resistor pull-up22Hs13.3F/S HsF/SI2CS 00001XXX AHsHs SDAH SCLHHsHs SDAH SCLHt H Hst H SCLH1212SDAH SDAHHst1Hs 公司机密13.4Hs23HsF/SF/SHsSDASCLSDA SCL(3)SCL2425HsVDD25VF/SVDD13VVDD1SDAHSDASCLTR1TR1TR2TR1TR2SDASCLVDD2HsSDAHSCLHSDASCLF/S8Hs3.4Mbit/s00001XXX400000XXXF/S公司机密VSSHs-modeSLAVESDAHSCLHVSSHs-modeMASTER/SLAVESDAH SCLHSDASCLRsRsHs-modeSLAVESDAH SCLHV SSR s R sF/S-modeMASTER/SLAVESDASDAHSCLHSDASCLSCLV SSV SSR s R sF/S-modeSLAVESDA SCLV SSR s R sR s R sR sR sV DDV SSHs-modeMASTER/SLAVEV DDV DD1R pR pV DD2R pR p SCLHSDAHMCSMCS(3)(3)(2)(2)(2)(2)(2)(2)(2)(2)(2)(2)(2)(4)(4)(4) (2)(1)(1)BRIDGETR1TR3TR2(1)(2)(4)24Hs F/S3Hs++Hs+Hs++Hs<->Hs 0~3.4Mbit/s 0~3.4Mbit/s 0~3.4Mbit/s -Hs<->0~100kbit/s 0~400kbit/s - -Hs<->0~100kbit/s - 0~100kbit/s - <->0~100kbit/s - - 0~100kbit/s<->0~100kbit/s 0~400kbit/s - 0~100kbit/s<->0~100kbit/s - 0~100kbit/s 0~100kbit/s13.5.1F/S24F/S I2C公司机密25Hs125TR1SDAHSDASCLHSCLTR2SrSCLHSrSCLAASCLHSCLHF/SSCL1祍FSP1SCLHSCLTR3tFSF/S公司机密SDASDAHSDA5t BUFtHSDAHSCLHSDASCL1010107101111XXX7710I2C1111XXX8411111XX I2CS Sr1001081107R/WA1XXXXXXXXA22R/WSr7R/WSr11110XXR/W R/W=111110XX公司机密R/W2930SSr30710114101010公司机密30714.310I2C10H10.1.11000000001H0171010.1.2I/O15.1F/S I2CI/O I2C31I2C100kbit/sI2C8SCLV DDV IL-0.5-0.51.50.3V DDn/a-0.5n/a0.3V DD(1)VV VDD>2VV DD<2VV hysn/an/an/an/a0.05V DD0.1V DD--VV 3mA0.1V DD ~0.9VDDmaxI i -10 10 -10(5)10(5)礎I/OC i-10-10pFI 2C23pF5SDASCLt ft ofR S365I/O SDA SCL5F/SI 2CSDASCL(1)SCL fSCL 0 100 0 400kHzCBUS(10.1.3)I2Ct HD;DAT5.00(2)-3.45(3)-0(2)-0.9(3)祍 祍t SU;DAT 250 - 100(4)-ns SDA SCL t r - 1000 20+0.1C b(5)300 ns SDASCLt f-300 20+0.1C b(5)300 nst SU;STO 4.0 - 0.6 - 祍t BUF 4.7 - 1.3 - 祍C b - 400 - 400 pF V nL 0.1V DD - 0.1V DD - V V nH0.2V DD-0.2V DD-V4SCLV IHmin3SCL4I 2CI 2C 250nsSCL SCLSDAtrmax +t SU;DAT =1000+250=1250nsCb =Hsn/a=31 I 2CF/S15.2 HsHsI 2CI/OHsF/SI 2CSHsR/WSCLHHs7SCLH200ns 100nsSCLH3.4Mbit/s100pF1.7Mbit/sSCLHSDA SCLH 3mA3mASDASDAHSCLSCLHRonH (2)50 - kSCLH(3)400pF SCLH t2C23HsVDDHs SDAH SCLHSCLHVnH0.2V DD- 0.2V DD- V6Cb100~400pF3SCLH1I2CI2C155V10%34510%35300RSSDASCLR p NMOSV DD1R p BiCMOSV DD2CMOSV DD3BIPOLARV DD4= 5 V 10 %DD2 - 4V are device dependent (e.g. 12 V)33I2CSDASCLR p R p CMOS CMOS CMOS CMOSV DD= e.g. 3 V34I2CSDASCLR p CMOSR p CMOS NMOSBIPOLAR5 V 10 %VDD1=V DD2VDD3V DD2,3are device dependent (e.g. 12 V) 35V DD I2CSDASCLR p R pDEVICEV DDI C2R s R sDEVICEV DDI C2R s R s3616.1I2C R p R SI2C33Rp370.1VDD RS RSmax RpRpRp40RpmaxRS040080016001081200642maximum value R()s15 V10 VR p(k )V = 2.5 VDD 5 V38 R S R p010*******20163001284bus capacitance (pF)maximum value R (k )p max. R @ VDD = 5 VSR = 0S39 R pI 2C200204812164080120160total high level input current(A)maximumvalue R p(k )5 V V = 15 V DD2.5 V10 V40R p17.1I 2CI 2C15Miller4tofC bR p5R 120kto input circuit5 pFC1I/ORpC bVDDVSSV pGND T1T2SDA or SCL bus line4217.2I 2CR p3mAV DD =5V10%R pmin =/0.003=1.7k Rp200pFt r300ns43/R p2t rI 2CR SR p2V DDV SSSDA _______________________ V DD _______________________ V SS _______________________ SCL _______________________公司机密VSSSDA _______________________V SS_______________________SCL_______________________SDASCL VDDSCL VSSVDD VSSSDASCL3840tr3944I2C Rp18I/OMOS-FET 1US 5,689,196公司机密I2CHsI2C3.3V5VSDATR1SCL TR2g sdMOS-FET1Rp 3.3VVGSR p5V3.3V 3.3VMOS-FET MOS-FET3.3V3MOS-FETVGS MOS-FET5V13.3V V DD15V V DD22V V DD110V V DD2V DD2VDD119LEDSRAMAD/DAOM4160/490CE201Microcore-411I 2COM1022PC I 2CIBMPCPF8681 I 2C12IC01: Semiconductors for Radio, Audio and CD/DVD Systems 9397 750 02453 IC02: Semiconductors for Television and Video Systems 9397 750 01989 IC03: Semiconductors for Wired Telecom Systems (parts a & b) 9397 750 00839, 9397 750 00811 IC12: I 2C Peripherals9397 750 01647 IC14: 8048-based 8-bit microcontrollers9398 652 40011 IC17: Semiconductors for wireless communications 9397 750 01002 IC18: Semiconductors for in-car electronics 9397 750 00418 IC19: ICs for data communications 9397 750 00138 IC20: 80C51-based 8-bit microcontrollers + Application notes and Development tools9397 750 00963IC22: Multimedia ICs9397 750 02183公司机密13///Can you make the distance... with I 2C-bus (information about the P82B715 I 2C-bus extender IC)9397 750 00008 I 2C-bus multi-master & single-master controller kits 9397 750 00953 Desktop video (CD-ROM)9397 750 00644 80C51 core instructions quick reference 9398 510 76011 80C51 microcontroller selection guide9397 750 01587 OM5027 I 2C-bus evaluation board for low-voltage, low-power ICs & software 9398 706 98011 P90CL301 I 2C driver routinesAN94078 User manual of Microsoft Pascal I 2C-bus driver (MICDRV4.OBJ) ETV/IR8833 C routines for the PCF8584 AN95068Using the PCF8584 with non-specified timings and other frequently asked questionsAN96040User's guide to I 2C-bus control programsETV8835 The I 2C-bus from theory to practice (book and disk)Author: D. Paret Publisher: Wiley ISBN:0-471-96268-6Bi-directional level shifter for I 2C-bus and other systemsAN97055OM5500 demo kit for the PCF2166 LCD driver and PCD3756A telecom microcontroller9397 750 00954 公司机密。