基本RS触发器逻辑功能测试
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
数字知识RS,D触发器
【数字知识】基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能。
2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1〃预习触发器的相关内容。
2〃熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1〃基本RS触发器图3、1为由二个与非门交叉藕合构成的基本RS触发器。
基本RS触发器具有置"0"、置"1"和"保持"三种功能。
通常称S 为置"1"端，因为S=0时触发器被置"1"；R为置"0"端，因为R =0时触发器被置"0"，当S =R =1时状态保持。
基本RS触发器也可以用二个"或非门"组成，此时为高电平触发器。
图3、1基本RS触发器2、D触发器D触发器的状态方程为：Qn+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013），74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如下：图3、2 双D触发器图3、3 D触发器逻辑符号四、实验仪器设备1、数字电路实验箱。
2、74LS74（CC4013），74LS00（CC4011）。
五、练习内容及方法1〃测试基本RS触发器的逻辑功能按图3、1连接电路，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端、接逻辑电平显示输入接口，按表3、1的要求测试，并记录；表3、1 RS触发器的逻辑功能2〃测试D触发器的逻辑功能。
《数字电子技术》学习情境3任务一 RS触发器的逻辑功能测试
任务1 RS触发器的逻辑功能测试
触发器是具有记忆功能的电路，它是数字电路和 计算机系统中具有记忆和存储功能部件的基本逻辑单 元。它的输出有两个稳定状态，分别用二进制数码0、 1表示。触发器在某一时刻的输出不仅和当时的输入 状态有关，而且与在此之前的电路状态有关，即当输 入信号消失后，触发器的状态被记忆，直到再输入信 号后，它的状态才可能变化。
（提示：触发器由一个稳态到另一稳态，必须有 外界信号的触发。否则它将长期稳定在某一状 态）
做一做：测试基本RS触发器的逻辑功能
基本RS触发器逻辑仿真电路
在数字电路系统中，往往有很多的触发器，为了 使它们能按统一的节拍工作，大多需要加控制脉冲到 各个触发器使其得到控制，只有当控制脉冲来时，各 触发器才工作（触发器的翻转时刻受控制脉冲的控制， 而翻转到何种状态由输入信号决定）。该控制脉冲称 为时钟脉冲，简称CP，其波形如下图所示。
3．主从触发类型
克服“空翻”另一个有效方法通常是采用主 从触发器。主从触发器一般是由主触发器、从触发 器和非门构成。它为双拍式工作方式，即将一个时 钟分为两个阶段（节拍）。 （1）CP高电平期间主触发器接收输入控制信 号。而从触发器被封锁，保持原状态不变。 （2）在CP由高电平转成低电平时（即下降沿） 主触发器被封锁，保持CP高电平所接收的状态不 变，而从触发器封锁被解除，打开接受主触发器的 状态。
2．边沿触发类型 上升沿（又称正边沿）触发方式是指触发器只 在时钟脉冲CP上升沿那一时刻，根据输入信号的 状态按其功能触发翻转。而下降沿触发方式是指触 发器只是在CP下降沿那一时刻按其功能翻转，其 余时刻均处于保持状态。 这样同样能确保触发器在一个CP周期内只动作 一次。
在 CP 上升沿 那一时 刻触发 在 CP 下降 沿那一时 刻 触发
基本rs触发器的逻辑功能
基本rs触发器的逻辑功能
————————————————————————————————作者：————————————————————————————————日期：
基本rs触发器的逻辑功能
基本RS触发器是各种触发器中最基本组成部分，它能存贮一位二进制信息，但有一定约束条件。
例如用与非门组成的RS触发器的R、S不能同时为“0”，否则当R、S端的“0”电平同时撤销后，触发器的状态不定。
因此只R=S=0的情况不允许出现。
基本RS触发器的用途之一是作无抖动开关。
例如在图6.1所示的电路中，当开关S接通时，由于机械开关在扳动的过程中，存在接触抖动，使得F点电压从+5V直接地跃降到0V的一瞬间（几十毫秒），会发生多次电压抖动，相当产生连续多个脉冲信号。
如果利用这种电路产生的信号去驱动数字电路，则可能导致电路发生误动作。
这在某些场合是绝对不允许的，为了消除机械开关的抖动，可在开关S与输出端A之间接人一个RS触发器（见图6．2所示），就能使F端产生很清晰的阶跃信号。
那么这种带RS触发器的打关通常称为无抖动开关（或称逻辑开关）。
而把有抖动的开关称为数据开关。
基本RS触发器逻辑功能测试
实训九基本R-S触发器功能测试一、实训目的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试方法；3．通过实训熟悉异步输入信号RD、SD、RD、SD的作用；4．通过实训掌握基本RS触发器的典型应用；二、实训原理基本RS触发器是由两个与非门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。
当R D＝S D＝1时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q。
从而使触发器维持输出状态不变。
三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱一只；SR8（或其它型号）双踪示波器一只；直流稳压电源一台；74LS00 二输入四与非门1片。
四、实训内容和步骤1．两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。
图9-1 基本R-S触发器功能测试2．按表9-1所示的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填入表9-1中表9-13．Sd4．Sd端接高电平，Rd端加脉冲。
5．令Sd=Rd，在Sd端加脉冲。
6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。
从中总结基本R-S触发器的Q端的状态改变和输入端的关系。
五、实训思考题试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端？六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；用双踪示波器观察输出波形时，要注意选择一个较为合适的输入信号的频率。
实训十. 计数器的功能测试一、实训目的1．掌握计数器的工作原理；2．通过实训熟悉计数器的功能特点和典型应用；3．通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。
基本RS触发器逻辑功能测试任务书
基本RS触发器逻辑功能测试班级：姓名：工位：成绩：【实训目的】1、了解基本RS触发器的工作原理；2、掌握由与非门、或非门组成的基本RS触发器的逻辑功能；3、熟记构成基本RS触发器的两组电路；【教学条件】5V直流电源、数字式万用表、数字电路模块、集成器件一、基本RS触发器电路和工作原理（2×14=28分）【学生任务一】在基本RS触发器中，R为端，即置端；S为端，又称置端；字母上加“非”号表示有效，Q和Q-为互补输出。
在或非门电路组成的基本RS 触发器中，R、S为电平有效。
在R-、S-两者不允许同时为，而对R、S两者不允许同时为，否则R-、S-由0、0变为1、1使Q状态；同理，R、S由1、1变为0、0，Q状态也，而触发器均有两个互补输出端，而输出状态均以Q命名，即输出1态表示，输出0态表示。
因而触发器Q可以为两个。
【学生任务二】请分别画出由与非门、或非门组成的基本RS触发器电路（2×5=10分）二、实训内容与实训步骤【学生任务三】1、与非门组成基本RS触发器功能测试（10分）（1）将直流稳压电源调整到+5V，关闭电源开关，将电源连接到各器件和模块上。
（2）按教材第123页图3-1（a）接线，输入端R-、S-的1或0用AX21模块输入，输出状态用AX26模块观察（指示灯亮表示输出高电平，用“1”表示；指示灯不亮表示输出低电平，用“0”表示），开启电源按表1所示，依序号次序测试，结果记录在下表中。
表12、或非门组成基本RS触发器功能测试（10分）或非门组成基本RS触发器功能测试按教材第125页图3-2（a）接线，实训步骤同（1），开启电源按表2所示，依序号次序测试，结果记录在下表中。
表2结论分析：由以上实验可知，触发器的输出状态不但与有关，而且和触发器的有关；输入信号直接决定触发器的输出状态。
（3×2=6分）【学生任务四】本次测试存在问题及解决办法（6分）学生逻辑功能测试现场记录表一、电路工作情况（接线、逻辑功能测试规范检查）记录。
基本RS触发器逻辑功能测试
实训九基本R-S触发器功能测试一、实训目的1.通过实训熟悉基本RS触发器的逻辑功能与特点;2.通过实训掌握基本RS触发器的测试方法;3.通过实训熟悉异步输入信号RD、SD、RD、SD的作用;4.通过实训掌握基本RS触发器的典型应用;二、实训原理基本RS触发器就是由两个与非门交叉耦合组成,它就是最基本的触发器,也就是构成其它复杂触发器电路的一个组成部分。
当R D＝S D＝1时,两个与非门的工作都尤如非门,Q接至与非门G2的输入,使G2输出为Q;Q接至与非门G1的输入,使G1的输出为Q。
从而使触发器维持输出状态不变。
三、实训仪器与设备S303-4型(或其它型号)数字电路实训箱一只;SR8(或其它型号)双踪示波器一只;直流稳压电源一台;74LS00 二输入四与非门1片。
四、实训内容与步骤1.两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。
为图9-1 基本R-S触发器功能测试2.按表9-1所示的顺序在Sd、Rd两端信号,观察并记录R-S触发器Q端的状态,并将结果填入表9-1中表9-13.Sd4.Sd端接高电平,Rd端加脉冲。
5.令Sd=Rd,在Sd端加脉冲。
6.记录并观察2、3、4三种情况下,Q,Q n+1端的状态。
从中总结基本R-S触发器的Q端的状态改变与输入端的关系。
五、实训思考题试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形;试写出基本R-S触发器的约束方程,并说明哪个就是复位端、哪个就是置位端？六、训注意事项接线时要注意电路图中各引脚的编号,连接时不要接错;手动施加0、1输入电平时要注意开关动作的稳定性与可靠性,要避免开关的抖动;用双踪示波器观察输出波形时,要注意选择一个较为合适的输入信号的频率。
实训十、计数器的功能测试一、实训目的1.掌握计数器的工作原理;2.通过实训熟悉计数器的功能特点与典型应用;3.通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。
基本RS触发器实验
基本RS触发器实验第5章基本RS触发器5.同步触发器（同步RS触发器）⽬的与要求：1 掌握时序电路的定义、分类、触发器的特点。
2 掌握基本RS触发器的电路结构、⼯作原理、逻辑功能。
3 掌握同步RS触发器的⼯作原理、逻辑功能。
4 掌握触发器逻辑功能的表⽰⽅法。
5 掌握时序电路的⼀些基本概念。
重点与难点：1 基本概念要正确建⽴。
难点：现态、次态、不定状态的正确理解。
2 基本RS触发器的逻辑功能、触发⽅式。
5.1概述⼀、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某⼀时刻的输出信号完全取决于该时刻的输⼊信号，没有记忆作⽤。
触发器：具有记忆功能的基本逻辑电路，能存储⼆进制信息（数字信息）。
触发器有三个基本特性：（1）有两个稳态，可分别表⽰⼆进制数码0和1，⽆外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆⼆进制信息，常⽤作⼆进制存储单元。
（3）有两个互补输出端，分别⽤Q和Q⼆、触发器的逻辑功能描述：特性表、激励表（⼜称驱动表）、特性⽅程、状态转换图和波形图（⼜称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发⽅式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。
5.2 触发器的基本形式5.2.1 基本RS触发器⼀、由与⾮门组成的基本RS触发器1．电路结构电路组成：两个与⾮门输⼊和输出交叉耦合（反馈延时）。
逻辑图如图（a）所⽰。
逻辑符号如图（b）所⽰。
与⾮门组成的基本RS触发器的特性表⼆、由或⾮门组成的基本RS触发器电路构成：两个或⾮门的输⼊和输出交叉耦合⽽成，如下图所⽰。
逻辑符号：图（b）所⽰。
⼯作原理在与⾮门实现的基本RS触发器的基础上稍作变化。
或⾮门组成的基本RS触发器的特性表5.2.2 同步触发器基本RS触发器的触发⽅式：端的输⼊信号直接控制。
实验5集成触发器功能测试及应用
实验5 集成触发器功能测试及应用一. 实验目的掌握基本触发器的电路组成及其功能；掌握基本RS、JK、D触发器的逻辑功能；掌握集成触发器的逻辑功能及使用方法。
二三触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路最基本的逻辑单元。
RS锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。
它的输入信号直接作用在触发器，无需触发信号。
可以由两个与非门交叉耦合而成。
在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为Q n+1=D，其输出状态的更新发生在CP脉冲边沿，属于边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D 触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。
在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
J-K触发器使用时要查清引线排列，其特征方程为。
四. 实验内容与步骤1.基本RS触发器建立与测试(1)在实验箱上选取一个14P插座，按定位标记插好74LS00集成块，根据右图连接实验线路。
(2)将实验箱上＋5V直流电源接74LS00的14脚，地接7脚。
将、接电平开关输出口，输出Q接发光二级管。
(3)按下表在输入端输入相应电平，观察并记录输出逻辑电平显示情况（发光管亮，表示输出高电平“1”，发光管不亮，表示输出低电平“0”）。
2.验证D触发器功能1)在实验箱上选取一个14P插座，按定位标记插好74LS74集成块，将实验箱上＋5V直流电源接74LS74的14脚，地接7脚。
将双D 触发器74LS74中的一个触发器的，和D 输入端分别接逻辑开关输出口，CP 端接单次脉冲，输出端和分别接发光二极管。
2)根据输出端状态，填表2。
实验六 触发器
实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。
2. 熟悉基本RS触发器的组成、工作原理和性能。
3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。
二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。
1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。
它具有置“0”、置“1”和“保持”三种功能。
通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。
基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。
2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。
其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。
JK触发器输出状态的更新发生在CP脉冲的下降沿。
JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。
3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。
它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。
触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。
4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。
我们可以利用转换的方法获得具有其它功能的触发器。
例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。
三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。
《数字电路》触发器R-S,D,J-K实验
《数字电路》触发器R-S，D，J-K实验一、实验目的1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。
2、学会正确使用触发器集成芯片。
3、了解不同逻辑功能FF相互转换的方法。
二、实验原理1、R-S触发器的逻辑功能基本R-S触发器的电路如图6-2所示。
它的逻辑功能是：（1）当d S=1、d R=0时，Q=0，Q=1，触发器处于“0”状态。
（2）当d S=0、d R=1时，Q=1，Q=0，触发器处于“1”状态。
（3）当d S=1、d R=1时，触发器保持原状态不变。
（4）当d S、d R都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即d S和d R同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。
2、维持-阻塞型D触发器的逻辑功能维持-阻塞型D触发器的逻辑符号如图6-3所示。
图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。
CP脉冲上升沿触发。
D触发器的真值表如表6-1所示。
其特征方程为:n+1 nQ= D3、J—K触发器的逻辑功能J--K触发器的逻辑符号如图6-4所示。
图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。
CP脉冲下降沿触发。
J--K触发器的逻辑功能是：（1）当J=0、K=0时，触发器维持原状态，n+1 nQ= D。
（2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触发器总是处于“0”状态，n+1Q=0 。
（3）当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，n+1Q=1（4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，n+1 nQ= Q。
三、实验仪器及材料1、双踪示波器2、器件(1)74LS00 二输入端四与非门 1片(2)74LS74 双D触发器 1片(3)74LS112 双J—K触发器 1片四、预习要求1、预习RS、D、JK触发器的工作原理，逻辑功能。
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号————————————————————————————————作者：————————————————————————————————日期：基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。
正常工作时输出端Q和的逻辑状态相反。
通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。
下面分四种情况来讨论触发器的逻辑功能。
（1）RD=1，SD=1。
设触发器处于0态，即Q=0，=1。
根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。
因此触发器仍保持了原来的0态。
设触发器处于1态，即Q=1、=0。
=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。
因此触发器仍保持了原来的1态。
可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。
正因如此，触发器可以用来存放一位二进制数。
（2）RD=0，SD=1。
当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。
触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。
也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。
（3）RD=1，SD=0。
因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。
一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。
SD端称为置1端或置位端。
（4）RD=0，SD=0。
基本RS触发器逻辑功能测试
电子技术实验室
实验四 触发器实验
一、实验目的
1）熟悉常用触发器的逻辑功能及测试方法。 2）了解触发器逻辑功能的转换。
二．实验元件：74LS112 74LS74 三．实验内容及步骤
（1） 基本RS触发器逻辑功能测试 （2） JK触发器逻辑功能测试 （3） D触发器逻辑功能的测试
四、 触发器管脚图
保持 置0 置1 翻转
0
1
0
1
0
1
0Hale Waihona Puke 0011
1
0
1
1
0
五、D触发器逻辑功能表
置0
0
0
0
1
置1
1
1
0
1
六、思考题
1）用与非门构成的基本RS触发器的约束条件是什么？如 果改用或非门构成基本RS触发器，其约束条件又是什么？
2）由与非门、电阻R和开关S组成的消抖动开关电路，说 明电路消抖动原理。触发器的哪些输入端一定要使用消抖 动开关？
数字电路实验报告触发器答案（共9篇）
数字电路实验报告触发器答案(共9篇) 数字电路触发器的功能测试实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者：老师评定实验题目：触发器的功能测试一、实验目的（一）掌握基本RS触发器的功能测试。
（二）掌握集成触发器的电路组成形式及其功能。
（三）熟悉时钟触发器不同逻辑功能之间的相互转换。
（四）认识触发器构成的脉冲分频电路。
二、实验仪器：DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS00 74LS74 74LS76三、实验内容&数据分析触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。
（注：此项内容必须在进实验室前完成。
）（一）测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。
表4-1 基本RS触发器特性表（输入低电平有效）图4-1 由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、SD端的复位、置位功能74LS76逻辑符号如图4-2，对照其插脚（查阅附录B）取其中一JK触发器，RD、SD、J、K端分别接逻辑电平开关输出插口，CP接单次脉冲源（正脉冲），Q、Q接至逻辑电平显示输入插口。
要求在RD=0，SD=1以及SD=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示，观测Q、Q状态。
图4-2 74LS76管脚排列2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲（单脉冲）的上降沿还是下降沿？（注意RD、端的电平接法）表4-3 集成双JK触发器74LS76特性表2图4-2 JK触发器逻辑符号3、JK触发器的J、K端连在一起，构成T’触发器。
P3-2 或非门构成的RS触发器的电路结构与功能测试[2页]
![P3-2 或非门构成的RS触发器的电路结构与功能测试[2页]](https://img.taocdn.com/s3/m/3e6c340f905f804d2b160b4e767f5acfa1c78387.png)
《数字电子技术》工作页
1920-2-3 P3-2 或非门组成的RS 触发器的电路结构与功能测试
1.请完成图3-2-1
图3-2-1 或非逻辑的逻辑符号
2.如图3-2-2（a ）所示是由两个或非门组成的基本RS 触发器。
在图3-2-2的框中画出其逻
辑符号。
图3-2 或非门组成的基本RS 触发器
（a ）逻辑电路（b ）逻辑符号
3.分析图3-2-2（a ）的逻辑功能完成下面内容，完成表3-2-2 RS 触发器的逻
辑表和状态转移图，写出RS 触发器的特征方程，画出RS 触发器状态转换图。
逻辑功能分析：
当D R =0、D S =1时，Q= ，功能为 ； 当D R =1、D S =0时，Q= ，功能为 ；
当D R =D S =0时，Q= ，功能为 ； 当D R =D S =1时，Q 为 ， 。
4.利用Proteus 软件绘制图3-2-3与非门构成的基本RS 触发器，通过仿真分析验证完成其逻辑功能表3-2-3。
图3-2-3 与非门构成的RS 触发器仿真图
5. 已知由或非门组成的基本RS 触发器输入信号波形如图3-2-4所示,试画出其输出端Q 波形。
图3-2-4。
rs触发器的逻辑功能
rs触发器的逻辑功能RS触发器是数字逻辑电路中常用的一种触发器类型。
它由两个交叉耦合的非门构成，能够存储一个位状态。
RS触发器的逻辑功能包括设置和复位功能。
当给定特定输入信号时，RS触发器可以实现存储和传输数据的功能。
RS触发器的逻辑功能主要由其输入端口和输出端口来确定。
一个RS触发器通常有两个输入端口：S（Set）和R（Reset）；以及两个输出端口：Q（输出）和Q'（输出的反相）。
下面进行详细描述。
当S=0、R=1时，RS触发器保持不变，输出保持最后一次设置的状态。
这个状态在上升沿或下降沿时保持不变。
当S=1、R=0时，RS触发器将输出复位为0，清除先前设置的状态。
当S=0、R=0时，RS触发器的输出为不确定状态，这种状态应该避免。
当S=1、R=1时，RS触发器的输出取决于其先前的状态。
这种情况下，RS触发器处于禁止状态，输出将保持不变。
如果触发器先前处于设置状态（Q=1），那么输出将保持为1；如果触发器先前处于复位状态（Q=0），那么输出将保持为0。
RS触发器的逻辑功能可以通过逻辑电路来实现，具体如下所示：1. 设置功能电路：将输入S与非门连接，并将输出连接到触发器的S端口上。
这样，当S=1时，非门的输出为0，触发器的S端口接收到0信号，触发器处于设置状态。
2. 复位功能电路：将输入R与非门连接，并将输出连接到触发器的R端口上。
这样，当R=1时，非门的输出为0，触发器的R端口接收到0信号，触发器处于复位状态。
3. 输出电路：将两个非门的输出分别连接到电路的输出端口Q和Q'上。
这样，当触发器处于设置状态时，输出Q=1，Q'=0；当触发器处于复位状态时，输出Q=0，Q'=1。
通过以上逻辑电路的设计，可以实现RS触发器的逻辑功能。
当输入信号满足特定条件时，可以设置或复位触发器，并通过输出端口Q和Q'将状态反映出来。
总结来说，RS触发器的逻辑功能包括设置和复位功能。
基本RS触发器逻辑功能测试
实训九基本R-S触发器功能测试一、实训目的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试方法；3．通过实训熟悉异步输入信号RD、SD、RD、SD的作用；4．通过实训掌握基本RS触发器的典型应用；二、实训原理基本RS触发器是由两个与非门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。
当R D＝S D＝1时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q。
从而使触发器维持输出状态不变。
三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱一只；SR8（或其它型号）双踪示波器一只；直流稳压电源一台；74LS00 二输入四与非门 1片。
四、实训内容和步骤1．两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。
图 9-1 基本R-S触发器功能测试2．按表9-1所示的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填入表9-1中表9-13．Sd4．Sd端接高电平，Rd端加脉冲。
5．令Sd=Rd，在 Sd端加脉冲。
6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。
从中总结基本R-S触发器的Q 端的状态改变和输入端的关系。
五、实训思考题试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；用双踪示波器观察输出波形时，要注意选择一个较为合适的输入信号的频率。
实训十. 计数器的功能测试一、实训目的1．掌握计数器的工作原理；2．通过实训熟悉计数器的功能特点和典型应用；3．通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。
实验触发器逻辑功能测试
实验2 触发器逻辑功能测试一、实验目的1、掌握基本RS触发器、D触发器、J K触发器的逻辑功能和状态变化特点。
2、掌握基本RS触发器、D触发器、J K触发器逻辑功能测试方法。
3、熟悉不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件1、实验仪器（1） TPE-D6Ⅲ型数字电路学习机（2） VP5220A型双踪示波器（3）数字万用表2、器件（1） 74LS00 四2输入与非门 1片（2） 74LS74 双D触发器 1片（3） 74LS112 双JK触发器 1 片三、实验器件的逻辑功能表2-0给出了本实验所用的基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点等相关知识。
文档来源网络及个人整理,勿用作商业用途表2-0 基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点四、实验原理触发器是能存储、记忆二进制信息的器件，是时序逻辑电路的基本单元。
触发器具有“0”状态和“1”状态2个稳定状态，在输入信号作用下可以置于“0”状态或“1”状态。
触发器进行状态转换时，由触发方式决定何时接收输入信号、何时改变输出状态，由逻辑功能决定输出状态改变的方向。
文档来源网络及个人整理,勿用作商业用途基本RS 触发器逻辑功能的测试原理：触发器的输入端D S 、D R 由逻辑电平开关控制输入0或1，按特性表改变各输入信号状态，用LED 发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。
文档来源网络及个人整理,勿用作商业用途时钟触发器置位、复位功能的测试原理：触发器的异步置位端D S 、异步复位端D R 由 逻辑电平开关控制分别输入0，输入1、CP 时钟脉冲端为任意值，用LED 发光二极管显示输出状态，从而验证异步置位、异步复位功能是否符合要求。
文档来源网络及个人整理,勿用作商业用途时钟触发器逻辑功能的测试原理：触发器的异步置位端D S 、异步复位端D R 置现态为 0或1后处于为1的无效状态，使触发器处于受CP 时钟脉冲控制下工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、实验目的
1）熟悉常用触发器的逻辑功能及测试方法。 2）了解触发器逻辑功能的转换。
二．实验元件：74LS112 三．实验内容及步骤
（1）
74LS74
基本触发器逻辑功能测试
（2） JK触发器逻辑功能测试 （3） D触发器逻辑功能的测试
四、 触发器管脚图
保持 置0 置1 翻转
0 0 0 0 0 1 0 1
1 1 1 0 1 1 1 0
五、D触发器逻辑功能表
置0
0 0
0 1 1 1
置1
1 0
六、思考题
1）用与非门构成的基本RS触发器的约束条件是什么？如 果改用或非门构成基本RS触发器，其约束条件又是什么？ 2）由与非门、电阻R和开关S组成的消抖动开关电路，说 明电路消抖动原理。触发器的哪些输入端一定要使用消抖 动开关？