与非型基本RS触发器的特性方程
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
101 010112．不与十进制数（）10等值的数或代码为 C 。
A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。
A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。
A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。
第十讲基本RS触发器
二、基本RS触发器的逻辑功能分析
信号输出端，Q=0、Q’=1的状态称0状态， Q=1、Q’=0的状态称1状态.
第十讲 基本RS触发器
福建农林大学计算机与信息学院
主要内容：
结束 放映
一、触发器概述
二、基本RS触发器的逻辑功能分析
三、 基本RS触发器的逻辑功能描述
一、触发器概述
和1状态；
在不同的输入情况下，它可以被置成0状态或1状态；
当输入信号消失后，所置成的状态能够保持不变。
1
0
01
0
10
1
0
1
②R’=1、S’=0时：由于S’=0，不论原来Q为0还是1，都有 Q=1；再由R’=1、Q=1可得Q’＝0。即不论触发器原来处于什 么状态都将变成1状态，这种情况称将触发器置1或置位。S端 称为触发器的置1端或置位端。
10
01
1
1
01
0
10
1
11
不变
③R’=1、S’=1时：根据与非门的逻辑功能不难推知，触发 器保持原有状态不变，即原来的状态被触发器存储起来，这体 现了触发器具有记忆能力。
？
1
1
01
0
10
1
0
0
00
不定
④R’=0、S’=0时：Q=Q’=1，不符合触发器的逻辑关系。 并且由于与非门延迟时间不可能完全相等，在两输入端的0同 时撤除后，将不能确定触发器是处于1状态还是0状态。所以触 发器不允许出现这种情况，这就是基本RS触发器的约束条件。
数字电路复习题(含答案)
、一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为 1 、 0两个；写出从（000）2依次加1的所有3位二进制数： 000、001、010、011、100、101、110、111 。
2．13=（1101）2；（5A）16=（1011010）2；（）2=（8C）16。
完成二进制加法（1011）2+1=（1100）23．写出下列公式：= 1 ；= B ；= A+B ；=BA 。
.4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL、CMOS电路中，工作电压为5V的是 TTL ；要特别注意防静电的是 CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是 8 条。
6．输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1 、 0 、高阻态三种状态。
7．施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。
8．下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当RD =1时，QQ1Q2Q3= 0000 ，当RD =0，DI=1，当第二个CP脉冲到来后，QQ1Q2Q3= 0100 。
?1D'FF01DC1FF01DC1FF0&C1FF0R D R D R D R DQ3%Q1Q0D IR DCP(图一)1．和二进制数等值的十六进制数是( B )A ．16B ． 16C ． 16D ． 162．和逻辑式B A C B AC ++相等的式子是( A )A ．AC+BB ． BC C ．BD ．BC A +—3．32位输入的二进制编码器，其输出端有( D )位。
A. 256B. 128C. 4D. 5 4．n 位触发器构成的扭环形计数器,其无关状态数为个( B )A ．2n -nB ．2n -2nC ．2nD ．2n -15．4个边沿JK 触发器,可以存储( A )位二进制数A ． 4B ．8C ．166．三极管作为开关时工作区域是( D )A ．饱和区+放大区B ．击穿区+截止区*C ．放大区+击穿区D ．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A ．基本RS 触发器B ．同步RS 触发器C ．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A ．定时B ．计数C ．整形1．八进制数 ) 8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。
数电题目
一、 填空题1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。
2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。
4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。
5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。
二．选择题1.一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）A 、A=1、B=0B 、A=0、B=1C 、A=0、B=0D 、A=1、B=12、（背）已知输入A 、B 和输出Y 的波形图如图所示，能实现此波形的门电路是（ D ）A 、与非门B 、或非门C 、异或门D 、同或门Y=AB+AB=A B...J 点点点’3、二 - 十进制编码器的输入编码信号应有（ D ）10个信号输入端和4个输出端A 、2个B 、4个C 、8个D 、10个4、要使由或非门组成的保持原状态不变，R D 和S D 端输入的信号应取（A ）A 、0==S R D DB 、R D =0、S D =1C 、1==S RD D D 、01==S R D D 、5、如果将边沿D 触发器的Q 端和D 端相连，则Q 端输出脉冲的频率为输入时钟 脉冲CP 的（ A ）A 、二分频B 、二倍频C 、四倍频D 、不变三、简答题1、试分析如图所示电路为几进制计数器。
写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。
2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：（1）十一进制计数器；（2）六十进制计数器（3）一百进制计数器答案如下：一、1. 2 162. 0,1,2，逢二进一3. 标准与-或式，标准或-与式4. 代入规则，反演规则，对偶规则5. 输入信号，优先级别高的输入信号二、1-5 DDDAA三、1.解：2解：解：（1）用CT74LS161构成十一进制计数器。
电子技术——几种常用的时序逻辑电路参考答案
第七章几种常用的时序逻辑电路参考答案一、选择题1.当时的输入信号，电路原来状态，a2.a3.b4.b5.JK6.基本RS，1R S+=（RS=0）7.T8.1，1n nQ Q+=9.J=K=T；J=K=T=1；J=D，K=D10.n nD TQ TQ=+；nD Q=11.并行，串行；并行输出，串行输出12.数码，移位13.清零14.同步计数器，异步计数器。
15.a，清零，置数，保持16.b17.异步，同步。
18.a，M*N19.2，双稳态触发器20.双向移位二、判断题1. B2. C3. C4. D5. B6. A7. C8. C9. A10. B11. C12. D13. D14. B15. D16. D17. A18. C19. C20. D三、判断题1.错2.对3.对4.错5.对6.错7.对8.对9.错10.错11.对12.对13.对14.错15.对四、简答题1.（9-1易）图示是用与非门组成的基本RS触发器试根据其特性表，并写出特性方程和约束条件。
R SnQ1n Q+功能0 0 0 0 01不定不定不允许0 1 0 1 01置010 1 0 011置11 1 1 1 011保持参考答案：特征方程：1n nQ S RQ+=+，约束条件：1R S+=2.（9-1中） 用JK 触发器（特性方程1n n n Q JQ KQ +=+）可以转换成其他逻辑功能触发器，适当连接给出的JK 触发器的输入端分别将其转换成： 1）.T 触发器（1n n n Q TQ TQ +=+） 2）.T ’触发器（1n n Q Q +=） 3）.D 触发器（1n Q D +=）参考答案：3.（9-1中）写出JK 触发器，T 触发器，T ’触发器，D 触发器的特性方程。
参考答案：JK 触发器特性方程：1n n n Q JQ KQ +=+T 触发器特性方程：1n n n Q TQ TQ +=+ T ’触发器特性方程：1n n Q Q += D 触发器特性方程：1n QD +=4.（9-3中）同步计数器的同步是指什么？ 参考答案：所谓同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。
与非门构成的RS触发器
号
1 1 不变
RD：置零或复位端（低电平置零） SD：置1或置位端（低电平置１） Q：触发器原端或1端
Q ：触发器非端或0端
触发器输出状态的变化取决于输入信号的电平值 的变化，将其称为电平触发触发器
与非门构成的基本 R—S触发器
? 状态转换真值表
根据真值表建立起输入信号 RD及SD、触发器的原
状态Qn （现态）与触发器的新状态 Qn+1 （次态）之
1
0
0
1
0
1
1
0
RD=SD=1，输出不变
1
1
RD=0，SD=1：Q =1，Q=0
RD=1，SD=0，Q =0，Q=1
RD=0，SD=0，Q =Q=1，不稳定
0
0
与非门构成的基本 R—S触发器
? 真值表
RD SD Q Q
பைடு நூலகம்
逻
01 10
01 10
辑 符
小圆圈表小示圆圈表示 低电平置低零电平置1
0 0 不定
与非门构成的基本 R—S触发器
RD，SD：输入 ；Q，Q ：输出 正常工作状态下，Q和 Q 应保持相反的状态
电路有两个稳定工作状态：
1. Q=1 Q =0 2. Q=0 Q =1
R-S触发器电路图
与非门构成的基本 R—S触发器
1
0
0
1
1
1
1
1
当RD=SD=1时， 输出不变
与非门构成的基本 R—S触发器
间的关系表
Q n+1
状态转换真值表
RD
SD
Qn
Qn+1
000Ф
001Ф
0100
RS触发器
基本触发器的设计预备知识：RS触发器是一种基本的触发器一触发器1触发器的概念触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。
触发器有二个基本特性：（ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态；触发器的两个稳定状态①Q=1，通常将Q端作为触发器的状态。
若Q端处于高电平，就说触发器是1状态；②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。
（ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。
（3 ）触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发方式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。
二、RS触发器的知识1 基本RS触发器原理图2-1是由两个“与非”门构成的基本R-S触发器。
RD、SD是两个输入端，Q及Qn是两个输出端。
图2-1 RS触发器2 稳定状态正常工作时，触发器的Q 和Qn 应保持相反，因而触发器具有两个稳定状态：① Q=1，Qn=0。
通常将Q 端作为触发器的状态。
若Q 端处于高电平，就说触发器是1状态； ② Q=0，Qn=1。
Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，Qn 端称为触发器的非端或0端。
3 真值表R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。
① 当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q 端应为0。
称触发器为状态，R D 为置0端② 当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn 为0。
称触发器为1状态，SD 置1端。
数字电路复习提纲
数字电路复习提纲数字电路复习提纲⼀.填空1. (238)10＝(11101110)2 ＝( EE )16。
2.德·摩根定理表⽰为B A +＝ B A ?,B A ? = B A + 。
3.门电路的负载分为灌电流负载和拉电流负载.4.异或门电路的表达式是 B A B A +；同或门的表达式是B A AB +.5.RAM 与ROM ⽐较：优点：读写⽅便，使⽤灵活缺点：掉电丢失信息 .6.三态门的三种可能的输出状态是⾼电平、低电平和⾼阻抗。
7. ⼋输⼊端的编码器按⼆进制数编码时，输出端的个数是3个，四输⼊端的译码器的输出端的个数最多为 16个。
8.在多路传输过程中，能够根据需要将其中任意⼀路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。
9.能够将⼀输⼊数据，根据需要传送到 m 个输出端的任意⼀个输出端的电路，叫做数据分配器。
10.组合逻辑电路的逻辑功能的特点是任何时刻电路的稳定输出，仅仅只决定于该时刻各个输⼊变量的取值。
11.组成逻辑函数的基本单元是最⼩项 .12．基本逻辑门有与门、或门和⾮门三种。
复合门有与⾮们、或⾮们和与或⾮门三种13.卡诺图中⼏何相邻的三种情况是相接、相对和相重 . 14.逻辑函数的公式化简的四种⽅法是并项法、消去法、吸收法和配项消去法 .15.逻辑函数的最简与或式的定义是同⼀逻辑结果的与或表达式中乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式 .16.除了与、或、⾮三种基本逻辑运算外，还有由这三种基本逻辑运算构成的四种复合逻辑运算，它们是与⾮、或⾮、与或⾮和异或运算。
17.时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定状态输出，不仅和该时刻的输⼊信号有关，⽽且还取决于电路原来状态。
18.⼀个⼗进制加法计数器需要由四个 JK 触发器组成。
19.555定时器由基本RS 触发器、⽐较器、分压器、晶体管开关和输出缓冲器五部分组成。
20.由与⾮门构成的基本触发器的特性⽅程是n n Q R S Q +=+1；其约束条件是0=RS .21.由或⾮门构成的基本触发器的特性⽅程是n n Q R S Q +=+1；其约束条件是0=RS .22.JK 触发器的特性⽅程是n n n Q K Q J Q +=+1；D 触发器的特性⽅程是D Q n =+1；T 触发器的特性⽅程是n n n Q 1'触发器的特性⽅程是Q Q =。
数字电路判断题
0000070800、取样－保持器按一定取样周期把时域上连续变化的信号变为时域上离散变化的信号。
（）。
（a）正确（b）错误答案：a0000010801、TTL与非门的多余输入端可以接固定高电平。
（）。
（a）正确（b）错误答案：a0000010802、当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）。
（a）正确（b）错误答案：a0000010803、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）。
（a）正确（b）错误答案：a0000010804、两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010805、CMOS或非门与TTL或非门的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010806、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（）。
（a）正确（b）错误答案：b0000010807、TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。
（）。
（a）正确（b）错误答案：a0000010808、一般TTL门电路的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：b0000010809、 CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000010810、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000020811、逻辑变量的取值，１比０大。
（）。
（a）正确（b）错误答案： b0000020812、异或函数与同或函数在逻辑上互为反函数。
（）。
（a）正确（b）错误答案：a0000020813、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（）。
（a）正确（b）错误答案：a0000020814、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（）。
（a）正确（b）错误答案： b0000020815、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
电子技术填空题
s填空题1、杂质半导体有_________半导体和_________半导体，它们在电路中导电时只起_______作用。
N型、P型、电阻；2、当二极管加正向电压时，二极管就，而当二极管加反向电压时，二极管就，这叫二极管的特性。
导通、截止、单向导电3、半导体是一种导电能力介于_________ 与________之间的物体，其导电载流子有和两种。
4、二极管具有特性；当加电压时，二极管呈截止状态。
5、半导体中的载流子有______与_______两种，载流子的运动方式有运动和运动两种。
6、三极管是控制器件，具有作用，当其工作在放大区时发射结需要加偏置，集电结需要加偏置。
7、三极管是一种________型控制器件，具有_________作用，其工作状态分为________状态、________状态和________状态。
8、基本放大电路有共________，________，________三种组态，其中Au=1的是____________电路。
9、放大电路在静态工作点不合适时，会产生失真和失真，当输入信号过大时会产生失真。
饱和、截止、截顶（双向）10、在三极管多级放大电路中，已知Au1＝0.99，Au2＝40，Au3＝-30，则其组态分别为：Au1是放大器，Au2是放大器，Au3是放大器。
（共基极或共集电极或共发射极）11、负反馈使放大电路的增益下降，但它可以放大倍数的稳定性、通频带和非线性失真。
12、基本逻辑运算有，，三种。
13、（9）D=（）B，（1011）B=（）D。
14、构成放大电路时，三极管的极不能作为输入端，极不能作为输出端。
15、集成运算放大器是一种（电压或电流）放大倍数很大、输入电阻高和输出电阻低的多级耦合放大电路，具有放大和_______作用。
16、理想运算放大器工作在线性区时有和两个重要结论。
17、乙类互补功放存在失真，可利用类互补功放来克服。
18、组合逻辑电路的输出只与当时有关，而与电路的无关。
(中职)数字电子技术题库带答案-填空题
《数字电子技术》习题库填空题一、填空题1• ( 28. 25 ) 10=2=8421 BCD (6B. 2 ) 16= 2= 8.能自行振荡产生周期性脉冲波形的电路是;可将正弦波变成同频率的矩形波的电路是O.同一逻辑函数的任意两个最小项之积为Oo2. F=A+BC的对偶式是o.半加器具有个输入端，个输出端。
3. T触发器的特性方程为。
4.存储器EPR0M-2764为8KX8位的芯片，那么其地址线为根,数据线为—根。
5. A/D转换器由和两局部组成。
6.在(10110) 2,(11) io, (110) 8,(011) 16,( 10010001 ) 842的这一组数中的最大数是最小数是7.对于TTL电路，或非门的输入端悬空时，输出端的状态为o.多谐振荡器的功能为 o8. TTL三态门的输出有,, 三种状态.9. D触发器的特性方程为o. 1KX8的ROM芯片，那么其地址线为根,输出线为根。
10.时间和幅度都是离散的信号称为o.高电平对应1低电平对应0的关系称为o11.数字电路中，常用的数制7E、、o12.常用的BCD码有、、、、O.逻辑代数的基本运算有、、-.逻辑函数的化简法有、O.数字电路按结构分为和两类。
13.组合电路中，输入信号改变时，输出可能出现不正常的干扰信号，使电路产生错误输出，这种现象称为。
《数字电子技术》习题库填空题答案一、填空题1.= (11100.01) 2=(00101000. 00100101) 8421BCD=(01101011.0010) 2=(153. 1) 8多谐振荡器；施密特触发器。
2.0o_F/ = A • (B +3.2,2Q n+i = TQ n + TQ n4.13,8 o取样和保持.量化和编码o5.(10010001) 842 nO,(11) K) 0 o6.产生矩形脉冲O高电平，低电平，高阻 .7._0〃+】=D Q10, 88.数字信号。
9.正逻辑。
数字电路实验8 基本RS触发器
1．实验目的1)使用EWB软件模拟基本RS触发器，本实验选用或非门实现基本RS触发器，完成仿真调试，电路分析；2)进一步分析并掌握RS触发器的工作原理；3)基本RS触发器（又称R-S锁存器）是各种触发电路中结构形式最简单的一种，它又是许多复杂电路结构触发器的一个组成部分。
2．实验内容1)利用EWB电子实验室软件多媒体教程，学习如何使用EWB模拟出基本RS触发器；2)自己使用EWB模拟RS触发器，以此完成元器件的选取，电路连接，仿真调试以及电路分析；3)进一步分析RS触发器的功能，分析其工作原理。
3．实验步骤和实验结果1)选取元器件：地，“V CC”直流电源，开关2个，彩色指示器2个以及或非门两个。
2)根据电子多媒体教程连接电路：3)仿真调试：R = 1, S = 1, 触发器两端为低电平R = 1, S = 0, 触发器置1R = 0, S = 1, 触发器置0R = 0, S = 0, 触发器保持原状态4)结果分析：该实验使用的是或非门构造的RS触发器，所以Q___所对应的为R___+___Q___，而Q所对应为S+Q___，所以由分析可得该模拟电路中RS高电平有效。
而该触发器中S为置位端，而R 为复位端或指令端。
由上图仿真调试结构可得RS不同的取值下，输出信号的五种不同结果。
4．分析与讨论1)本RS基本触发器电路与书上所给逻辑电路图有所不同，即Q与Q——的位置互相对调，所以在输出上结果也相应的有所不同，如当R=0，S=0，情况下，触发器Q与Q——端口保持原状态而不是低电平；2)3)由真值表可得其特性方程为：Q n+1=R+S—Q nRS=04）基本RS触发器因为电平受直接控制，所以抗干扰能力弱，并且RS间有约束，所以可以采用同步触发器改善电路。
用与非门组成的基本RS触发器如图511（a）所示
第四章 触发器例4.1 用与非门组成的基本RS 触发器如图5.1.1（a ）所示，设初始状态为0，已知输入R 、S 的波形图如图5.1.2，画出输出Q 、Q 的波形图。
解：由表5.1.1可画出输出Q 、Q 的波形如图5.1.2所示。
图中虚线所示为考虑门电路的延迟时间的情况。
图4.1.2 例5.1.1波形图例4.2 设主从JK 触发器的初始状态为0，已知输入J 、K 的波形图如图5.2.5，画出输出Q 的波形图。
解：如图5.2所示。
例4.2波形图例4.3 主从JK 触发器如图（a ）所示，设初始状态为0，已知输入J 、K 的波形图如图，画出输出Q 的波形图。
解： 如图所示。
由此看出，主从JK 触发器在CP =1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。
一次变化现象也是一种有害的现象，如果在CP =1期间，输入端出现干扰信号，就可能造成触发器的误动作。
为了避免发生一次变化现象，在使用主从JK 触发器时，要保证在CP =1期间，J 、K 保持状态不变。
要解决一次变化问题，仍应从电路结构上入手，让触发器只接收CP 触发沿到来前一瞬间的输入信号。
这种触发器称为边沿触发器。
图5.3.D 触发器的逻辑图 （a ）同步D 触发器 （b ）维持—阻塞边沿D 触发器CP J K Q123456CP J K Q=0ͼ5.2.8 Ö÷´ÓJK´¥·¢Æ÷µÄÒ»´Î±ä»¯²¨ÐÎR SQQ（1）输入D=1。
在CP=0时，G3、G4被封锁，Q3＝1、Q4＝1，G1、G2组成的基本RS触发器保持原状态不变。
因D=1，G5输入全1，输出Q5=0，它使Q3=1，Q6=1。
画出图P42由或非门组成的基本RS触发器输出端Q
[题4.1] 画出图P4.2由或非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S D、R D的电压波形如图中所示。
答案：见图A4.2。
[题4.2] 在图P4.5电路中，若CP、S、R电压波形如图中所示，试画出Q、Q端与之对应的电压波形。
假定触发器的初始状态为Q=0。
答案见图A4。
5R各输入端的电压波形如图P4.8所示，[题4.3] 若主从结构RS触发器的CP、S、R、D1S ，试画出Q、Q端对应的电压波形。
D答案：见图A4.8。
[题4.4] 已知主从结构JK触发器J、K和CP的电压波形如图P4.9所示，试画出Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
答案：见图A4.9。
[题4.5] 已知维持阻塞结构D触发器各输入端的电压波形如图P4.11所示，试画出Q、Q端对应的电压波形。
答案：见图A4.11。
[题4.6] 设图P4.13中各触发器的初始状态皆为Q=0，试画出在CP信号连续作用下各触发器输出端的电压波形。
答案：见图A4.13。
如图中所示。
设触发器的初始状态均为Q=0。
见图A4.20。
[题4.8] 试画出图P4.22电路在一系列CP信号作用下Q1、Q2、Q3的输出电压波形。
触发器均为边沿触发结构，初始状态均为Q=0。
答案：见图A4.22。
【试题4-9】JK触发器，时钟波形CP及输入控制J，K波形如图4-9所示。
试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。
CPJKQ主从Q负边沿图4-9【解题方法指导】触发器时序图绘制要领绘制触发器的时序图时要特别注意：触发器中有边沿触发器和非边沿触发器之分。
对于边沿触发器，如TTL维持-阻塞D触发器和CMOS主从JK触发器等，其次态仅仅取决于CP脉冲到达时刻的输入状态。
对于非边沿触发器，如TTL主从JK触发器，其次态与整个CP=1期间的输入状态有关，存在着“一次变化”现象。
此时，绘制时序图的要领可归纳如下：在触发器的动作沿，如果仅根据当时输入状态值，次态应保持0状态时，则在CP=1期间有J信号中的正向脉冲干扰（置1）会引起错误，而K信号中出现的干扰则无妨；如果次态应保持1状态，则CP=1期间K中的正向脉冲干扰（置0）会引起错误，而J信号中的正向脉冲干扰则无妨。
数电例题[1]
![数电例题[1]](https://img.taocdn.com/s3/m/7929ec71a417866fb84a8e0c.png)
第四章例题解析【例1】电路如图4.15所示，试画出Q 1和Q 2的波形。
设两个触发器的初始状态均为“0”。
解答：对JK 触发器：J=Q 2，K=1，有nn n Q Q Q 1211=+ 对D 触发器： nn Q D Q Q D 1121,===+有有上述两方程画出Q 1和Q 2的波形图，如图4.16所示。
【例2】图4.17所示触发器电路中，A 和B 的波形已知，试对应画出Q 0～Q 3的波形。
设各触发器初态为0。
解答：①对图4.17（a ）0010Q D Q n ==+，且在A 的上升沿翻转。
因0,110==Q Q R D 故时输出端被置为0。
n nn Q Q D Q 10111==+，且在B 的上升沿翻转。
②对图4.17（b ）n n n n Q Q K Q J Q 222212=+=+，且在A 的下降沿翻转。
因为0332==Q Q R D ，所以时输出端被置为0。
n n n n n Q Q Q K Q J Q 3233313=+=+，且在B 的下降沿翻转。
Q 0、Q 1、Q 2、Q 3的波形如图4.18所示。
【例3】试画出主从结构RS 触发器转换成D 、T 、T ’及JK 型触发器的电路。
解答：RS 型触发器的特性方程为1=•+=+S R Q R S Q n n（1）RS →DD 触发器的特性方程为：n n n DQ D Q D D Q +=+==+)1(1 与RS 触发器的特性方程比较可得： S=D D R =根据方程式S=D ，D R =画出逻辑电路图，如图4.19所示。
（2）RS →TT 触发器的特性方程为：n n n Q T Q T Q+=+1与RS 触发器的特性方程比较可得：T R Q T S n==,但是当1,1==nQ T 时，出现R=1、S=1，不满足R ·S=0的约束条件。
故将T 触发器的特性方程变换为nn n n n n Q Q T Q T Q T Q T Q +=+=+1 与RS 触发器的特性方程联解可得：n n TQ R Q T S ==,根据方程式画出逻辑电路图，如图4.20所示。
数字技术电路课件第五章 触发器
5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。
触发器实验报告
实验目的与要求：实验目的：（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法；（2）掌握不同逻辑功能触发器的相互转换；（3）掌握三态触发器和锁存器的功能及使用方法；（4）学会触发器、三态触发器、锁存器的应用。
预习要求：（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；（3）复习各种触发器之间的功能转换方法。
实验报告要求：（1）整理实验数据并填表；（2）写出任务二、任务三的实验步骤并画出实验接线图；（3）画出任务三的接线图及相应表格；（4）总结各类触发器的特点。
方法、步骤：任务一维持-阻塞型D触发器的功能测试74LS74的引脚排列图如图4-19所示。
图中，S D、R D端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。
1R D 1 14 V CC1D 2 13 2R D1CP 312 2D1S D 4 74LS74 11 2CP1Q 5 10 2S D1Q 6 9 2QGND 7 8 2Q图4-19 74LS74芯片的引脚排列图试按下面步骤做实验：（1）分别在S D、R D端加低电平，观察并记录Q、Q端的状态。
当S D、R D端同时加低电平时，输出将为高电平，当时此时如果S D、R D端再同时加高电平，对应的输出状态是不确定的。
（2）令S D、R D端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。
（3）当S D=R D=1、CP=0（或CP=1）时，改变D端信号，然后观察Q端的状态是否变化。
整理上述实验数据，并将结果填入表4-5中。
（4）令S D=R D=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。
表4-5 D触发器74LS74功能表S D R DCPDQ nQ n+10 1XX11 0XX11 111 111任务二下降沿J-K触发器功能测试74LS76芯片的引脚排列图如图4-20所示。
数字逻辑实验报告
福建农林大学金山学院信息与机电工程类实验报告课程名称：数字逻辑姓名：系：信息与机电工程系专业：电子信息工程年级：2008级学号：0822300指导教师：冯德旺职称：副教授2010年07 月03 日实验项目列表序号实验项目名称成绩指导教师1 TTL集成门电路逻辑功能测试冯德旺2 组合逻辑电路的设计冯德旺3 译码器和数据选择器冯德旺4 集成触发器及其应用冯德旺5 集成计数器冯德旺67891011121314151617181920福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程专业：电子信息工程年级： 08级姓名：学号： 0822300 实验课程：数字逻辑实验室号：_田家炳实验楼404____ 实验设备号： 2 实验时间： 10.07.01 指导教师签字：成绩：实验1 TTL集成门电路逻辑功能测试一、实验目的1. 了解 TTL 与非门电路的主要参数。
2. 掌握 TTL 与非门电路的主要参数和传输特性的测试方法。
3. 熟悉 TTL 门电路的逻辑功能的测试方法。
二、实验仪器与器件1. 数字电路实验箱1个2. 万用表 1只3. 示波器1台4. 元器件TTL 与非门 74LS00 2片电阻、电容若干三、实验原理TTL 门电路是最简单、最基本的数字集成电路元件，利用其通过适当的组合连接便可以构成任何复杂的组合电路。
因此，掌握 TTL 门电路的工作原理，熟练、灵活地使用它们是数字技术工作者必备的基本功之一。
本实验采用四“与非门” 74LS00，其引脚排列如图 1-1 所示，它共有四组独立的“与非”门，每组有两个输入端，一个输出端。
各组的构造和逻辑功能相同，现以其中的一组加以说明：TTL 与非门的电路结构如图 1-2 所示，Ａ和Ｂ为输入端，Ｚ为输出端。
与非门的逻辑表达式为Ｚ=(ＡＢ)’。
当Ａ、Ｂ均为高电平时，Ｚ为低电平“0”；Ａ、Ｂ中有一个为低电平或二者均为低电平时，Ｚ为高电平"1"。