中国海洋大学信号与信息处理专业考研数字电子技术
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A 1 B 2 C 3
A B C G1 ~G2A ~G2B
1Baidu Nhomakorabea
6 4 5
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
第三讲 组合逻辑电路历年真题分析
3、四选一数据选择器如图5.1所示，该电路实 现的逻辑函数F= A+B。
F
————————
A1 A0 MUX
第6章 时序逻辑电路
任意进制计数器的设计方法 （设已有N进制计数器，需要得到M进制计数 器） 1、N>M时 置数法，置零法 2、N<M时 并联法，串联法；整体置数，整体置零
第6章 时序逻辑电路
五、时序逻辑电路中的竞争——冒险现象 1、组合逻辑电路中的竞争——冒险现象 2、时序逻辑电路中的竞争——冒险现象
第5章 触发器
二、电平触发的触发器 电平触发方式的动作特点： （1）只有当CLK变为有效电平时，触发器才能接受 输入信号，并按照输入信号将触发器的输出置成相 应的状态。 （2）在CLK=1的全部时间里，S和R的状态的变换都 可能引起输出状态的改变。在 CLK回到0以后，触 发器保持的是CLK回到0以前瞬间的状态。
第八讲 数模和模数转换
第10章 脉冲波形的产生和整形
三、单稳态触发器 1、单稳态触发器的特点 2、微分型单稳态触发器 3、积分型单稳态触发器
第10章 脉冲波形的产生和整形
四、多谐振荡器 1、环形 2、非对称式 3、对称式 4、石英晶体多谐振荡器 5、施密特触发器构成的多谐振荡器
第10章 脉冲波形的产生和整形
五、555定时器 1、555构成施密特触发器 2、555构成单稳态触发器 3、555构成多谐振荡器
第5章 触发器
三、脉冲触发的触发器 脉冲触发方式的动作特点： （1）触发器的翻转分两步动作： ①在CLK=1期间主触发器接受输入端（S、R或J、K）的信号，被置成相 应的状态，而从触发器不动； ②CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q和Q’端状 态的改变发生在CLK的下降沿。（若CLK以低电平为有效信号，则Q和Q’ 端状态的改变发生在CLK的上升沿。） （2）因为主触发器本身是一个电平触发的SR触发器，所以在CLK=1的全 部时间里输入信号都将对主触发器起控制作用。 注意：在CLK=1期间输入信号发生过变化以后， CLK下降沿到达时从触发 器的状态不一定能按此刻输入信号的状态来决定，而必须考虑整个 CLK=1期间里输入信号的变化过程才能确定触发器的次态。
第4章 组合逻辑电路
三、常用的几种组合逻辑电路 1、编码器 2、译码器 3、数据选择器 4、加法器 5、数据比较器
第4章 组合逻辑电路
四、组合逻辑电路中的竞争——冒险现象 1、竞争现象 2、竞争——冒险现象 3、消除竞争——冒险现象的几种方法
重点与难点分析
本章是数字电子技术基础中最重要的章节之 一，组合逻辑电路的分析和设计是数电的一 个重要知识点，每年海大的研究生入学考试 中都会出到本章的分析计算题，分值都在20 分以上。
第5章 触发器
一、概述 1、能够存储1位二值信号的基本单元电路统称为触 发器。 2、触发器必须具备的两个特点： （1）具有两个能自行保持的稳定状态，用来表示逻 辑状态的0和1，或二进制数的0和1； （2）在触发信号的操作下，根据不同的输入信号可 以置成1或0状态。 3、SR锁存器是各种触发器的基本构成部分。
第5章 触发器
2、各触发器之间的相互转换 （1）JK触发器转换为SR触发器：令J=S， K=R; （2）JK触发器转换为T触发器：令J=K=T; （3）D触发器转换为D’触发器：令D=Q’;
第5章 触发器
历年真题解析 一、填空题：JK触发器的特性方程为 Q*=JQ’+K’Q ，如果用JK触发器实现T触发器， 则需将JK J=K=T 。（05年真题） 二、简答题：写出JK触发器的特性方程，画出把JK触 发器连接成T’触发器的连接图。 解：（1） JK触发器的特性方程：Q*=JQ’+K’Q （2）连接图：
第6章 时序逻辑电路
重难点总结： 本章跟第四章组合逻辑电路、第五章触发器 一起，为数字电子技术中最重要的三个章节。 本章文字性的方法步骤比较多，但是单纯的 记忆这些方法步骤是没有用的，要具体问题 具体分析，最好的方法就是多做题多练习。
第七讲 脉冲波形的产生和整形
1、概述 2、施密特触发器 3、单稳态触发器 4、多谐振荡器 5、555定时器
第二讲 组合逻辑电路
1、概述 2、组合逻辑电路的分析与设计 3、常用的几种组合逻辑电路 4、组合逻辑电路中的竞争——冒险现象
第4章 组合逻辑电路
一、概述 1、根据逻辑功能的不同特点，可以把数字电 路分为两大类：组合逻辑电路和时序逻辑电 路。 2、组合逻辑电路的共同特点是：任意时刻的 输出仅仅决定于该时刻的输入，与电路原来 的状态无关。
第10章 脉冲波形的产生和整形
一、概述 1、波形分析法 2、获取矩形脉冲波形的途径 3、几个重要参数
第10章 脉冲波形的产生和整形
二、施密特触发器 1、施密特触发器的特点 2、几个重要公式： （1）阈值电压VTH≈1/2VDD （2）正向阈值电压VT+=（R1+R2）/R2 VTH =（1+R1/R2） VTH （3）负向阈值电压VT-= （1-R1/R2） VTH （4）回差电压⊿VT=VT+-VT3、注意事项 4、施密特触发器的应用
第10章 脉冲波形的产生和整形
1、填空题：电源电压为+18V的555定时器，接成施 密特触发器，则该触发器的正向阈值电压=12V，负 向阈值电压=6V。（06年真题） 2、计算题：在用555定时器接成的多谐振荡器电路中， 若R1=R2=5.1k,C=0.01uF,Vcc=12V。计算电路的 振荡频率。 解：由公式得：f=1/T；T=（R1+2R2）Cln2, 其中 ln2≈0.69， 解得 f≈9.47kHz。
Y=[(Y1)’(Y3)’(Y5)’(Y6)’(Y7)’]’=Y1+Y3+Y5+Y6+Y7 =(AB)’C+A’BC+AB’C+ABC’+ABC =C+AB
GND
74LS138D
第四讲 触发器
1、概述 2、电平触发的触发器 3、脉冲触发的触发器 4、边沿触发的触发器 5、各触发器的特性方程及相互转换 6、近三年真题解析
——————
——————
__ __ ——————
—————— __ __
第三讲 组合逻辑电路历年真题分析
3、下列电路中，不属于组合逻辑电路的是 （A）编码器； （B）译码器； （C）数据选择器；（D）计数器； 【解题】D
第三讲 组合逻辑电路历年真题分析
七、（20分）下图中74138为3线----8线译码器， Y的最简与或式。
第6章 时序逻辑电路
二、时序逻辑电路的分析方法 1、同步时序逻辑电路的分析方法 2、异步时序逻辑电路的分析方法
第6章 时序逻辑电路
三、常用的时序逻辑电路 1、寄存器和移位寄存器 2、计数器 同步计数器 异步计数器
第6章 时序逻辑电路
四、时序逻辑电路的设计方法 1、同步时序逻辑电路的设计方法 2、异步时序逻辑电路的设计方法
（08年真题）
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
第三讲 组合逻辑电路历年真题分析
电路图如下：
ABC
5 6 7 2 4 1
Y
3
录音：04:00-18:59
第三讲 组合逻辑电路历年真题分析
（3）用74LS138译码器实现三变量的逻辑函数： Y=AC’+A’BC+AB’C 74LS138的管脚分布如图2所示。其中译码器输入为 A0、A1、A2（低位在前），译码器输出为Y0’、 Y1’、Y2’、Y3’、Y4’、Y5’、Y6’、Y7’(低电平有效)， 控制端S1=1、S2’=0、S3’=0时，该片被选通。要 求画出连接图。
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
第三讲 组合逻辑电路历年真题分析
解：整理题中要求的输出函数： Y=AC’+A’BC+AB’C=ABC’+AB’C’+A’BC+AB’C 即：Y=m3+m4+m5+m6=(m3’m4’m5’m6’)’ 连接图如下：
第5章 触发器
1
U1
J CP K
J CLK K JKFF
Q
Q
重点与难点分析
本章重点知识点为触发器的动作特点，尤其 是边沿触发器，在历年考试中常会出现分析 题，分析一个触发器的输出和输入的关系并 画出波形。 其次是各种触发器的特性方程和他们之间的 相互转换。尤其以JK触发器转换成其他触发 器最为重要。
___
A ____ B ____
————
D0 D1 D2 D3 ———————— _ ________________ 1
———— ___
F=A’B+AB’+AB =A+A’B =A+B
___
___
___
第三讲 组合逻辑电路历年真题分析
12、下图所示的译码显示电路中，输入为 8421BCD码。设控制显示信号高电平有效， 则La Lb Lc Ld Le Lf Lg=1011011
第五讲、第六讲 时序逻辑电路
1、概述 2、时序逻辑电路的分析方法 3、常用的时序逻辑电路 4、时序逻辑电路的设计方法 5、时序逻辑电路中的竞争——冒险现象
第6章 时序逻辑电路
一、概述 1、几种描述时序电路的方法 2、时序电路在电路结构上的特点 3、时序逻辑电路和组合逻辑电路的区别 4、米利型（Mealy）和穆尔（Moore）型电 路
第三讲 组合逻辑电路历年真题分析
一、序言 第二讲中组合逻辑电路的重要知识点串讲 二、总结近三年真题
第三讲 组合逻辑电路历年真题分析
一、（30分）简答题 （1）用与非门设计一个实现三变 量的多数表决的组合逻辑电路。 当该电路的输入A、B、C有两个 或两个以上的1时，输出为1。要 求写出输出的逻辑表达式，画出 电路图。 解：由题中的条件列出真值表： 由真值表列出输出的逻辑表达式： Y=A’BC+AB’C+ABC’+ABC 化简得：Y=AB+BC+AC 由于题目要求只用与非门实现， 所以表达式要写成与非形式： Y=[(AB)’(BC)’(AC)’]’
—————— La ———————— Lb a ___ ———————— 七 Q1 Lc ________ 段 b 。 ———————— f 译 Ld g Q2 ___ ________ 码 ———————— 。 Le 器 ———————— e d c Q3 Lf ___ ________ ———————— 。 Lg ———— —————————————— Q0 ________ 。 ————
A 二进制码输入端 B C 1 使能端
1 2 3 6 4 5 A B C G1 ~G2A ~G2B
U1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 ———— —— 13 — 12 ————— & —— Y ——— 11 10 —— —— 9 ——— — —— 7 ————
—
—— ———
— —
第5章 触发器
四、边沿触发的触发器 边沿触发方式的动作特点：触发器的次态仅取 决于时钟信号的上升沿或下降沿到达时输入 的逻辑状态，而在这之前或之后，输入信号 的变化对触发器输出的状态没有影响。
第5章 触发器
五、各触发器的特性方程及相互转换 1、特性方程 （1）SR触发器： Q*=S+R’Q 其中SR=0是约束条件。SR=0 （2）JK触发器： Q*=JQ’+K’Q （3）T触发器： Q*=Q’ （4）D触发器： Q*=D
第4章 组合逻辑电路
二、组合逻辑电路的分析方法和设计方法 1、组合逻辑电路的分析方法 通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最 后得到表示输出与输入关系的逻辑函数式。然后用公式化简法将得到的 函数式化简或变换，以使逻辑关系简单明了。也可以把逻辑函数式转换 为真值表的形式。 2、组合逻辑电路的设计方法 （1）进行逻辑抽象； （2）写出逻辑函数式； （3）选定器件类型； （4）将逻辑函数化简或变换成适当的形式； （5）根据化简或变换后的逻辑函数式，画出逻辑电路的连接图； （6）工艺设计。
A B C G1 ~G2A ~G2B
1Baidu Nhomakorabea
6 4 5
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
第三讲 组合逻辑电路历年真题分析
3、四选一数据选择器如图5.1所示，该电路实 现的逻辑函数F= A+B。
F
————————
A1 A0 MUX
第6章 时序逻辑电路
任意进制计数器的设计方法 （设已有N进制计数器，需要得到M进制计数 器） 1、N>M时 置数法，置零法 2、N<M时 并联法，串联法；整体置数，整体置零
第6章 时序逻辑电路
五、时序逻辑电路中的竞争——冒险现象 1、组合逻辑电路中的竞争——冒险现象 2、时序逻辑电路中的竞争——冒险现象
第5章 触发器
二、电平触发的触发器 电平触发方式的动作特点： （1）只有当CLK变为有效电平时，触发器才能接受 输入信号，并按照输入信号将触发器的输出置成相 应的状态。 （2）在CLK=1的全部时间里，S和R的状态的变换都 可能引起输出状态的改变。在 CLK回到0以后，触 发器保持的是CLK回到0以前瞬间的状态。
第八讲 数模和模数转换
第10章 脉冲波形的产生和整形
三、单稳态触发器 1、单稳态触发器的特点 2、微分型单稳态触发器 3、积分型单稳态触发器
第10章 脉冲波形的产生和整形
四、多谐振荡器 1、环形 2、非对称式 3、对称式 4、石英晶体多谐振荡器 5、施密特触发器构成的多谐振荡器
第10章 脉冲波形的产生和整形
五、555定时器 1、555构成施密特触发器 2、555构成单稳态触发器 3、555构成多谐振荡器
第5章 触发器
三、脉冲触发的触发器 脉冲触发方式的动作特点： （1）触发器的翻转分两步动作： ①在CLK=1期间主触发器接受输入端（S、R或J、K）的信号，被置成相 应的状态，而从触发器不动； ②CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q和Q’端状 态的改变发生在CLK的下降沿。（若CLK以低电平为有效信号，则Q和Q’ 端状态的改变发生在CLK的上升沿。） （2）因为主触发器本身是一个电平触发的SR触发器，所以在CLK=1的全 部时间里输入信号都将对主触发器起控制作用。 注意：在CLK=1期间输入信号发生过变化以后， CLK下降沿到达时从触发 器的状态不一定能按此刻输入信号的状态来决定，而必须考虑整个 CLK=1期间里输入信号的变化过程才能确定触发器的次态。
第4章 组合逻辑电路
三、常用的几种组合逻辑电路 1、编码器 2、译码器 3、数据选择器 4、加法器 5、数据比较器
第4章 组合逻辑电路
四、组合逻辑电路中的竞争——冒险现象 1、竞争现象 2、竞争——冒险现象 3、消除竞争——冒险现象的几种方法
重点与难点分析
本章是数字电子技术基础中最重要的章节之 一，组合逻辑电路的分析和设计是数电的一 个重要知识点，每年海大的研究生入学考试 中都会出到本章的分析计算题，分值都在20 分以上。
第5章 触发器
一、概述 1、能够存储1位二值信号的基本单元电路统称为触 发器。 2、触发器必须具备的两个特点： （1）具有两个能自行保持的稳定状态，用来表示逻 辑状态的0和1，或二进制数的0和1； （2）在触发信号的操作下，根据不同的输入信号可 以置成1或0状态。 3、SR锁存器是各种触发器的基本构成部分。
第5章 触发器
2、各触发器之间的相互转换 （1）JK触发器转换为SR触发器：令J=S， K=R; （2）JK触发器转换为T触发器：令J=K=T; （3）D触发器转换为D’触发器：令D=Q’;
第5章 触发器
历年真题解析 一、填空题：JK触发器的特性方程为 Q*=JQ’+K’Q ，如果用JK触发器实现T触发器， 则需将JK J=K=T 。（05年真题） 二、简答题：写出JK触发器的特性方程，画出把JK触 发器连接成T’触发器的连接图。 解：（1） JK触发器的特性方程：Q*=JQ’+K’Q （2）连接图：
第6章 时序逻辑电路
重难点总结： 本章跟第四章组合逻辑电路、第五章触发器 一起，为数字电子技术中最重要的三个章节。 本章文字性的方法步骤比较多，但是单纯的 记忆这些方法步骤是没有用的，要具体问题 具体分析，最好的方法就是多做题多练习。
第七讲 脉冲波形的产生和整形
1、概述 2、施密特触发器 3、单稳态触发器 4、多谐振荡器 5、555定时器
第二讲 组合逻辑电路
1、概述 2、组合逻辑电路的分析与设计 3、常用的几种组合逻辑电路 4、组合逻辑电路中的竞争——冒险现象
第4章 组合逻辑电路
一、概述 1、根据逻辑功能的不同特点，可以把数字电 路分为两大类：组合逻辑电路和时序逻辑电 路。 2、组合逻辑电路的共同特点是：任意时刻的 输出仅仅决定于该时刻的输入，与电路原来 的状态无关。
第10章 脉冲波形的产生和整形
一、概述 1、波形分析法 2、获取矩形脉冲波形的途径 3、几个重要参数
第10章 脉冲波形的产生和整形
二、施密特触发器 1、施密特触发器的特点 2、几个重要公式： （1）阈值电压VTH≈1/2VDD （2）正向阈值电压VT+=（R1+R2）/R2 VTH =（1+R1/R2） VTH （3）负向阈值电压VT-= （1-R1/R2） VTH （4）回差电压⊿VT=VT+-VT3、注意事项 4、施密特触发器的应用
第10章 脉冲波形的产生和整形
1、填空题：电源电压为+18V的555定时器，接成施 密特触发器，则该触发器的正向阈值电压=12V，负 向阈值电压=6V。（06年真题） 2、计算题：在用555定时器接成的多谐振荡器电路中， 若R1=R2=5.1k,C=0.01uF,Vcc=12V。计算电路的 振荡频率。 解：由公式得：f=1/T；T=（R1+2R2）Cln2, 其中 ln2≈0.69， 解得 f≈9.47kHz。
Y=[(Y1)’(Y3)’(Y5)’(Y6)’(Y7)’]’=Y1+Y3+Y5+Y6+Y7 =(AB)’C+A’BC+AB’C+ABC’+ABC =C+AB
GND
74LS138D
第四讲 触发器
1、概述 2、电平触发的触发器 3、脉冲触发的触发器 4、边沿触发的触发器 5、各触发器的特性方程及相互转换 6、近三年真题解析
——————
——————
__ __ ——————
—————— __ __
第三讲 组合逻辑电路历年真题分析
3、下列电路中，不属于组合逻辑电路的是 （A）编码器； （B）译码器； （C）数据选择器；（D）计数器； 【解题】D
第三讲 组合逻辑电路历年真题分析
七、（20分）下图中74138为3线----8线译码器， Y的最简与或式。
第6章 时序逻辑电路
二、时序逻辑电路的分析方法 1、同步时序逻辑电路的分析方法 2、异步时序逻辑电路的分析方法
第6章 时序逻辑电路
三、常用的时序逻辑电路 1、寄存器和移位寄存器 2、计数器 同步计数器 异步计数器
第6章 时序逻辑电路
四、时序逻辑电路的设计方法 1、同步时序逻辑电路的设计方法 2、异步时序逻辑电路的设计方法
（08年真题）
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
第三讲 组合逻辑电路历年真题分析
电路图如下：
ABC
5 6 7 2 4 1
Y
3
录音：04:00-18:59
第三讲 组合逻辑电路历年真题分析
（3）用74LS138译码器实现三变量的逻辑函数： Y=AC’+A’BC+AB’C 74LS138的管脚分布如图2所示。其中译码器输入为 A0、A1、A2（低位在前），译码器输出为Y0’、 Y1’、Y2’、Y3’、Y4’、Y5’、Y6’、Y7’(低电平有效)， 控制端S1=1、S2’=0、S3’=0时，该片被选通。要 求画出连接图。
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
第三讲 组合逻辑电路历年真题分析
解：整理题中要求的输出函数： Y=AC’+A’BC+AB’C=ABC’+AB’C’+A’BC+AB’C 即：Y=m3+m4+m5+m6=(m3’m4’m5’m6’)’ 连接图如下：
第5章 触发器
1
U1
J CP K
J CLK K JKFF
Q
Q
重点与难点分析
本章重点知识点为触发器的动作特点，尤其 是边沿触发器，在历年考试中常会出现分析 题，分析一个触发器的输出和输入的关系并 画出波形。 其次是各种触发器的特性方程和他们之间的 相互转换。尤其以JK触发器转换成其他触发 器最为重要。
___
A ____ B ____
————
D0 D1 D2 D3 ———————— _ ________________ 1
———— ___
F=A’B+AB’+AB =A+A’B =A+B
___
___
___
第三讲 组合逻辑电路历年真题分析
12、下图所示的译码显示电路中，输入为 8421BCD码。设控制显示信号高电平有效， 则La Lb Lc Ld Le Lf Lg=1011011
第五讲、第六讲 时序逻辑电路
1、概述 2、时序逻辑电路的分析方法 3、常用的时序逻辑电路 4、时序逻辑电路的设计方法 5、时序逻辑电路中的竞争——冒险现象
第6章 时序逻辑电路
一、概述 1、几种描述时序电路的方法 2、时序电路在电路结构上的特点 3、时序逻辑电路和组合逻辑电路的区别 4、米利型（Mealy）和穆尔（Moore）型电 路
第三讲 组合逻辑电路历年真题分析
一、序言 第二讲中组合逻辑电路的重要知识点串讲 二、总结近三年真题
第三讲 组合逻辑电路历年真题分析
一、（30分）简答题 （1）用与非门设计一个实现三变 量的多数表决的组合逻辑电路。 当该电路的输入A、B、C有两个 或两个以上的1时，输出为1。要 求写出输出的逻辑表达式，画出 电路图。 解：由题中的条件列出真值表： 由真值表列出输出的逻辑表达式： Y=A’BC+AB’C+ABC’+ABC 化简得：Y=AB+BC+AC 由于题目要求只用与非门实现， 所以表达式要写成与非形式： Y=[(AB)’(BC)’(AC)’]’
—————— La ———————— Lb a ___ ———————— 七 Q1 Lc ________ 段 b 。 ———————— f 译 Ld g Q2 ___ ________ 码 ———————— 。 Le 器 ———————— e d c Q3 Lf ___ ________ ———————— 。 Lg ———— —————————————— Q0 ________ 。 ————
A 二进制码输入端 B C 1 使能端
1 2 3 6 4 5 A B C G1 ~G2A ~G2B
U1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 ———— —— 13 — 12 ————— & —— Y ——— 11 10 —— —— 9 ——— — —— 7 ————
—
—— ———
— —
第5章 触发器
四、边沿触发的触发器 边沿触发方式的动作特点：触发器的次态仅取 决于时钟信号的上升沿或下降沿到达时输入 的逻辑状态，而在这之前或之后，输入信号 的变化对触发器输出的状态没有影响。
第5章 触发器
五、各触发器的特性方程及相互转换 1、特性方程 （1）SR触发器： Q*=S+R’Q 其中SR=0是约束条件。SR=0 （2）JK触发器： Q*=JQ’+K’Q （3）T触发器： Q*=Q’ （4）D触发器： Q*=D
第4章 组合逻辑电路
二、组合逻辑电路的分析方法和设计方法 1、组合逻辑电路的分析方法 通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最 后得到表示输出与输入关系的逻辑函数式。然后用公式化简法将得到的 函数式化简或变换，以使逻辑关系简单明了。也可以把逻辑函数式转换 为真值表的形式。 2、组合逻辑电路的设计方法 （1）进行逻辑抽象； （2）写出逻辑函数式； （3）选定器件类型； （4）将逻辑函数化简或变换成适当的形式； （5）根据化简或变换后的逻辑函数式，画出逻辑电路的连接图； （6）工艺设计。