计组实验报告4
计算机组成原理实验报告
3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。
下面具体看一下对一个字节进行海明编码的实现过程。
只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。
0
0
1
1
0
0
1
1
0
S1
0
0
1
0
1
0
1
0
1
0
1
0
1
由此可得校验后的数据位表达式为：
D1＝D1 (S1•S2• • •S5)
D2＝D2 (S1• •S3• •S5)
D3＝D3 ( •S2•S3• •S5)
D4＝D4 (S1•S2•S3• •S5)
D5＝D5 (S1• • •S4•S5)
D6＝D6 ( •S2• •S4•S5)
答：我们认为16位数据位的编码原理与8位数据位的hamming编码原理基本相同。即：，在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出错后，就会引起相关的几个校验位的值发生变化，这不但可以发现出错，还能指出是哪一位出错,为进一步自动纠错提供了依据。
《计算机组成原理》
实验报告
实验室名称：S402
任课教师：邹洋
小组成员：王娜任芬
学号：2010212121 2010212119
实验一_Hamming码2
实验二_乘法器7
计算机组成实验报告怎么写
计算机组成实验报告怎么写计算机组成实验报告怎么写「篇一」温州大学瓯江学院实验名称：Excel高级应用（二）：教材订购情况分析实验目的：1、掌握Excel 20xx单元格数据的有效性设置2、进一步掌握数组公式的使用3、掌握条件格式设置4、掌握常用函数的使用5、掌握sumif 函数的使用6、掌握if 函数和逻辑函数的嵌套使用7、掌握and函数的使用8、进一步掌握countif函数的使用9、进一步掌握多个函数的组合使用实验内容：题：教材订购情况分析教材订购情况表“教材订购情况分析.xlsx”操作要求：1、在Sheet5中的A1单元格中设置为只能录入5位数字或文本。
当录入位数错误时，提示错误原因，样式为“警告”，错误信息为“只能录入5位数字或文本”。
2、在Sheet5的B1单元格中输入分数1/3。
3、使用数组公式，对Sheet1中“教材订购情况表”的订购金额进行计算。
*将结果保存在该表的.“金额”列当中。
*计算方法为：金额=订数*单价。
4、使用统计函数，对Sheet1中“教材订购情况表”的结果按以下条件进行统计，并将结果保存在Sheet1中的相应位置。
要求：*统计出版社名称为“高等教育出版社”的书的种类数，并将结果保存在Sheet1中的L2单元格中；*统计订购数量大于110且小于850的书的种类数，并将结果保存在Sheet1中的L3单元格中。
5、使用函数，计算每个用户所订购图书所需支付的金额，并将结果保存在Sheet1中的“用户支付情况表”的“支付总额”列中。
6、使用函数，判断Sheet2中的年份是否为闰年，如果是，结果保存“闰年”；如果不是，则结果保存“平年”，并将结果保存在“是否为闰年”列中。
*闰年定义：年数能被4整除而不能被100整除，或者能被400整除的年份。
=IF(OR(AND(MOD(A2,4)=0,MOD(A2,100)<>0),MOD(A2,400)=0),"闰年","平年")计算机组成实验报告怎么写「篇二」关于计算机组成实验报告怎么写1 .实验目的：1)．学习和了解 TEC-20xx 十六位机监控命令的用法； 2)．学习和了解TEC-20xx 十六位机的指令系统； 3)．学习简单的 TEC-20xx 十六位机汇编程序设计；2.实验内容：1)．使用监控程序的 R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容；2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用 G 命令连续运行该程序。
计算机组成原理实验课 实验报告
3设置TH-union+实验机工作方式：将6个拨动开关置于正确位置，实现“分立电路CPU的16位联机工作、使用微程序控制其并从内存读指令”的状态。
4在pc机上启动PECE16.EXE
5练习TH-union+实验机各条指令的使用，掌握其功能。
6编写汇编程序段，实现任务要求的功能。
三、实验结果
三、实验过程
这是一个完成整数排序功能的程序，要求首先输入5个参加排序的整数数值，接下来完成对这5个整数的排序操作，并输出最终的排序结果。
<1>在命令行提示符：下输入下面程序：
10 for i=1 to 5
20 input a(i)
30 next i
40 for i=1 to 4
50 for j=i+1 to 5
2.7实验机存储器使用和扩展实验
一、实验目的
1.理解计算机主存储器芯片的读写和控制方法，学习ROM存储器和RAM存储器的使用
2.熟悉计算机主存储器的组成方法，掌握存储器扩展技术.地址分配
二、实验环境介绍
1.扩展芯片连接
TH-union+教学实验计算机机箱上，供实验中进行存储器扩展空间的只有2个芯片插槽，可插入2片8K*8位的58C65芯片，进行EEPROM存储空间的扩展。
2.58C65芯片应用
58C65芯片是电可擦除可编程的ROM器件，它既可以通过专用的编程软件和设备向芯片写入相应内容，也可以通过写内存的指令，向芯片的指定单元写入数据。
三、实验步骤
用EEPROM芯片58C65扩展主存实验
（1）将扩展的AT58C65芯片插入标有“EXTROMH”和“EXTROML”的自锁紧插座，要注意芯片插入的方向。
计组实验报告
计算机组成原理实验报告实验一寄存器组成实验一、实验目的（1）熟悉D触发器的功能及使用方法。
（2）掌握寄存器文件的逻辑组成及使用方法。
二、实验内容（1）掌握Quartus II的使用方法，能够进行数字电路的设计及仿真。
（2）验证Quartus II所提供D触发器的功能及使用方法。
（3）设计具有1个读端口、1个写端口的寄存器文件，并进行存取操作仿真/验证。
三、实验原理及方案Quartus II提供了多种类型的触发器模块，如D触发器、T触发器等。
固定特性的触发器模块有不同的型号，参数化的触发器模块有lpm_ff、lpm_dff、lpm_tff等。
D触发器常来构建寄存器。
本次实验我们用Quartus II中提供的8为D触发器模块，实现了一个8×8bits 的寄存器组，因此，操作地址均为3位，数据均为8位。
由于要求读写端口分离，因此，读操作的相关引脚有地址raddr[2..0]、数据输出q[7..0]，写操作的相关引脚有地址waddr[2..0]、数据输入data[7..0]、写使能wen。
其中，省略读使能信号可以简化控制，即数据输出不受限制。
寄存器文件通过写地址waddr[2..0]、写使能wen信号来实现触发器的写入控制，通过读地址raddr[2..0]信号来控制触发器的数据输出选择。
其连接电路原理如图所示。
寄存器文件的组成则由此，可在Quartus II中连接原理图：四、实验结果仿真波形如下：五、小结通过此次实验，我们学会了Quartus II的原理图的构造方法，以及仿真方法，并且使用lpm_dff作为三态门，控制数据的输入，并且在输出时，用lpm_mux选择每个寄存器的数据输出。
最后，在本次实验中，我们重新巩固了课堂学习的内容，也对寄存器加深了了解，相信我们会通过实验在计组的学习道路上越走越远。
实验二运算器组成实验一、实验目的（1）熟悉加/减法器的功能及使用方法。
（2）掌握算术逻辑部件(ALU)的功能及其逻辑组成。
计算机组成原理实验报告
实验一报告内容实验题目：运算器实验实验目的： 1、掌握简单运算器的数据传输方式 2、验证运算功能发生器( 74LS181)及进位控制的组合功能。
实验要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
实验器材：电子试验箱运算器组成框图：ALU的功能图实验原理：实验中所用的运算器原理如图1-1所示。
其中运算器山两片74LS181以并／串形式构8位字长的ALU。
运算器的输出经过一个三态门(74LS245)和数据总线相连’运算器的两个数据输入端分别由-个锁存器(74LS273)锁存，锁存器的输入已连至数据总线，数据丌关(INPUT UNIT)用来给出参与运算的数据，经一三态门(74LS245)和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。
本实验装置的控制线(CTR-IN UNIT)应与(CTR-OUT UNIT)相连，数据总线、时序电路( TIME UNIT)产生的脉冲信号（T1-T4）、P(1)、P(2)、P(3)本实验装置已作连接， ( CLK UNIT)必须选择一档合适的时钟，其余均为电平控制信号(HC-UNIT)。
进行实验时，首先按动位于本实验装置右中则的复位按钮使系统进入初始待令状态，在LED显示器闪动出现“P．”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符H”，表示本装置已进入手动单元实验状态，在该状态下按动单步命令键，即可获得实验所需的单脉冲信号，而各电平控制信号用位于LED显示器左方的K25~KO二进制数据开关来模拟。
在进行手动实验时，必须先预置开关电平：，Load=l, /CE- 1，其余开关控制信号电平均置为0，这在以后手动实验时不再说明，敬请注意。
实验连接：按上图实验线路作以下连接：1、八付运算器控制信号连接：位于实验装置左上方的控制信号(CrR_OLff UNIT)中的(S3、S2. S1. SO.M、／CN. LDDRl. LDDR2. LDCZY. C、B.A)与位于实验装置右中方的(CTR-IN UNIT)、位于实验装置左中方的(UPC UNIT)、位于右J二方的（艮UNIT）作对应连接。
计算机组成原理实验报告四
实验报告实验四数据通路组成实验一、实验目的1.将运算器模块于存储器模块联机2.进一步熟悉计算机的数据通路3.将存储器的两个存储单元的内容通过运算器相加并且将结果送回存储单元。
二、实验设备1.TDN-CM+计算机组成原理实验系统一套2.若干导线和排线三、实验电路四、实验数据并完成以下运算:( 01H )+( 02H ) →03H( 01H )⊕(02H )→04H五、实验结果分析与体会这次实验是这学期最后一次实验, 也是最为复杂的一次实验, 因为是将实验一中运算器的算术运算和实验三中的存储器结合到一起, 所以实验内容很多, 实验步骤很复杂。
然而颜老师在我们是眼前首先对实验的各环节作了详细的说明, 对我们可能在会哪些地方出错也做了明确的指导和提示, 特别是在T4和T3连接脉冲的连线上给我们做了很详细的说明。
虽然我们对实验电路图理解的很是模糊, 也基本上看不懂图的含义。
但是由于对以前两次实验的原理及步骤了解的都十分到位, 而且实验前颜老师又做了特别指点, 所以我们对本次实验的步骤大致知道了。
1、在明确步骤后我和刘佳兵开始了实验, 由于是将第一次和第三次的实验图连接到一块, 所以很多控制开关上出现了重复, 不能有效控制信号。
我们根据老师的提示将重复的开关重新定义。
具体实验步骤如下:2、按照实验一和实验三的电路图连接电路, 重新定义了线路WB、CB、LDAR的二进制控制开关（由PC-B控制WB, 由LDPC控制CB, 由LOAD控制LDAR）。
3、验证试验三写入存储器的实现。
4、将数据AAH、55H分别写入到RAM的01H和02H单元中。
（1）将数据01H作为地址置入AR中；（2）重新设置模拟开关位置, 把数据AAH置入RAM的01H；（3）将数据02H作为地址置入AR中；（4）把数据55H置入RAM的02H；5、从RAM的01H和02H单元中读出刚刚写入的数据。
（1）再一次将数据01H作为地址置入AR中；（2）把置入在RAM的01H数据的AAH读出；（3）将数据02H作为地址置入AR中；（4）把置入RAM的02H数据55H读出；6、讲读出的数据分别放入寄存器DR1和DR2中。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
计算机组成原理实验报告精品9篇
计算机组成原理实验报告课程名称计算机组成原理实验学院计算机专业班级学号学生姓名指导教师20年月日实验一：基础汇编语言程序设计实验1实验目的●学习和了解TEC-XP+教学实验监控命令的用法;●学习和了解TEC-XP+教学实验系统的指令系统;●学习简单的TEC-XP+教学实验系统汇编程序设计。
2实验设备及器材●工作良好的PC机;●TEC-XP+教学实验系统和仿真终端软件PCEC。
3实验说明和原理实验原理在于汇编语言能够直接控制底层硬件的状态，通过简单的汇编指令查看、显示、修改寄存器、存储器等硬件内容。
实验箱正如一集成的开发板，而我们正是通过基础的汇编语言对开发板进行使用和学习，过程中我们不仅需要运用汇编语言的知识，还需要结合数字逻辑中所学的关于存储器、触发器等基本器件的原理，通过串口通讯，实现程序的烧录，实验箱与PC端的通讯。
4实验内容1)学习联机使用TEC－XP+教学实验系统和仿真终端软件PCEC；2)学习使用WINDOWS界面的串口通讯软件；3)使用监控程序的R命令显示/修改寄存器内容、D命令显示存储内容、E命令修改存储内容；4)使用A命令写一小段汇编程序，U命令反汇编输入的程序，用G命令连续运行该程序，用T、P命令单步运行并观察程序单步执行情况。
5实验步骤1)准备一台串口工作良好的PC机器;2)将TEC-XP+放在实验台上,打开实验箱的盖子,确定电源处于断开状态;3)将黑色的电源线一段接220V交流电源,另一端插在TEC-XP+实验箱的电源插座里;4)取出通讯线,将通讯线的9芯插头接在TEC-XP+实验箱上的串口"COM1"或"COM2"上,另一端接到PC机的串口上;5)将TEC-XP+实验系统左下方的六个黑色的控制机器运行状态的开关置于正确的位置,再找个实验中开关应置为001100(连续、内存读指令、组合逻辑、联机、16位、MACH),6)控制开关的功能在开关上、下方有标识;开关拨向上方表示"1",拨向下方表示"0","X"表示任意,其他实验相同;7)打开电源,船型开关盒5V电源指示灯亮;8)在PC机上运行PCEC16.EXE文件,根据连接的PC机的串口设置所用PC机的串口为"1"或"2",其他的设置一般不用改动,直接回车即可; （8）按一下"RESET"按键,再按一下"START"按键,主机上显示：6实验截图及思考题【例3】计算1到10的累加和。
计组-4位乘法器实验报告
实验4位乘法器实验报告姓名：X XX 学号：X XX 专业：计算机科学与技术课程名称：计算机组成同组学生姓名：无实验时间：实验地点：指导老师：XXX一、实验目的和要求1.熟练掌握乘法器的工作原理和逻辑功能二、实验内容和原理实验内容：根据课本上例3-7的原理，来实现4位移位乘法器的设计。
具体要求：1. 乘数和被乘数都是4位2. 生成的乘积是8位的3. 计算中涉及的所有数都是无符号数4.需要设计重置功能5.需要分步计算出结果（4位乘数的运算，需要四步算出结果）实验原理：1.乘法器原理图2.本实验的要求：1.需要设计按钮和相应开关，来增加乘数和被乘数2.每按一下M13，给一个时钟，数码管的左边两位显示每一步的乘积3.4步计算出最终结果后，LED灯亮，按RESET重新开始计算三、主要仪器设备1.Sparta n-III开发板1套2.装有ISE的PC机1台四、操作方法与实验步骤实验步骤：1.创建新的工程和新的源文件2.编写verilog代码（top模块、d ispla y模块、乘法运算模块、去抖动模块以及UCF引脚）3.进行编译4.进行Debu g 工作，通过编译。
5.. 生成FPGA代码，下载到实验板上并调试，看是否与实现了预期功能操作方法：TOP:module alu_to p(clk, switch, o_seg, o_sel);inputwire clk;inputwire[4:0] switch;output wire [7:0] o_seg;// 只需七段显示数字，不用小数点output wire [3:0] o_sel;// 4个数码管的位选wire[15:0] disp_n um;reg [15:0] i_r, i_s;wire [15:0] disp_c ode;wire o_zf; //zero detect orinitia lbegini_r <= 16'h1122;//0x1122i_s <= 16'h3344;//0x3344endalu M1(i_r, i_s, switch[4:2], o_zf, disp_c ode);displa y M3(clk, disp_n um, o_seg, o_sel);assign disp_n um = switch[0]?disp_c ode:(switch[1] ? i_s : i_r);endmod uleDISPLA Y:module displa y(clk, disp_n um, o_seg, o_sel);inputwire clk;inputwire [15:0] disp_n um; //显示的数据output reg [ 7:0] o_seg;//七段，不需要小数点output reg [ 3:0] o_sel;//4个数码管的位选reg [3:0] code = 4'b0;reg [15:0] count= 15'b0;always @(posedg e clk)begincase (count[15:14])2'b00 :begino_sel<= 4'b1110;code <= disp_n um[3:0];end2'b01 :begino_sel<= 4'b1101;code <= disp_n um[7:4];end2'b10 :begino_sel<= 4'b1011;code <= disp_n um[11:8];end2'b11 :begino_sel<= 4'b0111;code <= disp_n um[15:12];endendcas ecase (code)4'b0000: o_seg<= 8'b11000000;4'b0001: o_seg<= 8'b11111001;4'b0010: o_seg<= 8'b10100100;4'b0011: o_seg<= 8'b10110000;4'b0100: o_seg<= 8'b10011001;4'b0101: o_seg<= 8'b10010010;4'b0110: o_seg<= 8'b10000010;4'b0111: o_seg<= 8'b11111000;4'b1000: o_seg<= 8'b10000000;4'b1001: o_seg<= 8'b10010000;4'b1010: o_seg<= 8'b10001000;4'b1011: o_seg<= 8'b10000011;4'b1100: o_seg<= 8'b11000110;4'b1101: o_seg<= 8'b10100001;4'b1110: o_seg<= 8'b10000110;4'b1111: o_seg<= 8'b10001110;defaul t: o_seg<= 8'b10000000; endcas ec ount<= count+ 1;endendmod uleUCF:Net “clk”loc=”T9”;Net “o_seg[0]” loc=”E14”;Net “o_seg[1]” loc=”G13”;Net “o_seg[2]” loc=”N15”;Net “o_seg[3]” loc=”P15”;Net “o_seg[4]” loc=”R16”;Net “o_seg[5]” loc=”F13”;Net “o_seg[6]” loc=”N16”;Net “o_seg[7]” loc=”P16”;Net “o_sel[0]” loc=”D14”;Net “o_sel[1]” loc=”G14”;Net “o_sel[2]” loc=”F14”;Net “o_sel[3]” loc=”E13”;Net “switch[0]” loc=”M10”;Net “switch[1]” loc=”F3”;Net “switch[2]” loc=”G4”;Net “switch[3]” loc=”E3”;Net “switch[4]” loc=”F4”;2.ALU控制器的实现：输入用2 + 6 = 8 个拨动开关ALUop控制模式：2个拨动开关功能域Fun ct控制模式：6个拨动开关 输出用3 个LED显示TOP：module aluc_t op(clk, switch, o_seg, o_sel);inputwire clk;inputwire[7:0] switch;output wire [7:0] o_seg;// 只需七段显示数字，不用小数点output wire [3:0] o_sel;// 4个数码管的位选wire[15:0] disp_n um;reg [15:0] i_r, i_s;wire [15:0] disp_c ode;wire [2:0] alu;initia lbegini_r <= 16'h1122;//0x1122i_s <= 16'h3344;//0x3344endaluc M1(switch[7:2],alu);alu M2(i_r,i_s,alu,disp_c ode);displa y M3(clk, disp_n um, o_seg,o_sel);assign disp_n um = switch[0]?disp_c ode:(switch[1] ? i_r: i_s); endmod uleinputwire clk;inputwire [15:0] disp_n um; //显示的数据output reg [ 7:0] o_seg;//七段，不需要小数点output reg [ 3:0] o_sel;//4个数码管的位选reg [3:0] code = 4'b0;reg [15:0] count= 15'b0;always @(posedg e clk)begincase (count[15:14])2'b00 :begino_sel<= 4'b1110;code <= disp_n um[3:0];end2'b01 :begino_sel<= 4'b1101;code <= disp_n um[7:4];end2'b10 :begino_sel<= 4'b1011;code <= disp_n um[11:8];end2'b11 :begino_sel<= 4'b0111;code <= disp_n um[15:12];endendcas ecase (code)4'b0000: o_seg<= 8'b11000000;4'b0001: o_seg<= 8'b11111001;4'b0010: o_seg<= 8'b10100100;4'b0011: o_seg<= 8'b10110000;4'b0100: o_seg<= 8'b10011001;4'b0101: o_seg<= 8'b10010010;4'b0110: o_seg<= 8'b10000010;4'b0111: o_seg<= 8'b11111000;4'b1000: o_seg<= 8'b10000000;4'b1001: o_seg<= 8'b10010000;ALUC:module aluc(inputwire[7:2] switch,output reg[2:0] alu);always@(switch)beginif(switch[2]==0&&switch[3]==0)alu=3’b010;else if(switch[2]==0&&switch[3]==1)alu=3’b110;else if(switch[2]==1&&switch[4]==0&&switch[5]==0&&switch[6]==0&&switch[7]==0)alu=3’b010;elseif(switch[2]==1&&switch[4]==0&&switch[5]==0&&switch[6]==1&&switch[7]==0) alu=3’b110;elseif(switch[2]==1&&switch[4]==0&&switch[5]==1&&switch[6]=0&&switch[7]==0) alu=3’b000;elseif(switch[2]==1&&switch[4]==0&&switch[5]==1&&switch[6]=0&&switch[7]==1) alu=3’b001;elseif(switch[2]==1&&switch[4]==1&&switch[5]==0&&switch[6]=1&&switch[7]==1) alu=3’b111;endendmodule五、实验结果与分析程序运行成功后，将代码下载到实验板spartan3上验证。
计算机组成原理_实验报告四(含答案)
湖南科技学院电子与信息工程学院实验报告课程名称：姓名：学号：专业：班级：指导老师：实验四微程序控制组成实验一、实验目的及要求1．将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机。
2．用微程序控制器控制模型计算机的数据通路。
3．执行给定的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。
二、实验电路本次实验将前面几个实验中的所模块，包括运算器、存储器、通用寄存器堆等同微程序控制器组合在一起，构成一台简单的模型机。
这是最复杂的一个实验，也将是最有收获的一个实验。
在前面的实验中，实验者本身作为“控制器”，完成了对数据通路的控制。
而在本次实验中，数据通路的控制将交由微程序控制器来完成。
实验机器从内存中取出一条机器指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。
实验电路大致如下面框图所示。
其中控制器是控制部件，数据通路是执行部件，时序发生器是时序部件。
需使用导线将各个部件控制信号与控制器相连。
三、实验主要仪器设备1.TEC-5计算机组成实验系统1台2.逻辑测试笔一支（在TEC-5实验台上）四、实验任务1.对机器指令组成的简单程序进行译码。
将下表的程序按机器指令格式手工汇编成二进制机器代码，此项任务请在预习时完成。
2.3.使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH。
4.使用控制台命令将任务1中的程序代码存入内存中（注意起始地址为30H），以及将内存地址为11H的单元内容设置为0AAH。
5.用单拍（DP）方式执行一遍程序，执行时注意观察各个指示灯的显示并做好记录（完成实验表格），从而跟踪程序执行的详细过程（可观察到每一条微指令的执行过程）。
6.用连续方式再次执行程序。
这种情况相当于计算机正常的工作。
程序执行到STP指令后自动停机。
读出寄存器中的运算结果，与理论值比较。
五、实验步骤和实验结果记录1．程序译码。
计算机组成原理的实验报告
计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。
具体包括：1、了解计算机内部各部件的工作原理和相互关系。
2、熟悉计算机指令的执行流程和数据的传输方式。
3、掌握计算机存储系统的组织和管理方法。
4、培养分析和解决计算机硬件相关问题的能力。
二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。
三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。
观察运算结果在寄存器中的存储和变化情况。
2、控制器实验模拟了指令的取指、译码和执行过程。
分析不同指令对计算机状态的影响。
3、存储系统实验研究了内存的读写操作和地址映射方式。
考察了缓存的工作原理和命中率的计算。
4、总线实验观察数据在总线上的传输过程和时序。
分析总线竞争和仲裁的机制。
四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。
打开实验软件，设置运算类型和操作数。
启动运算，通过逻辑分析仪观察运算过程中的信号变化。
记录运算结果，并与预期结果进行比较。
2、控制器实验步骤连接控制器模块到计算机。
输入指令序列，使用示波器监测控制信号的产生和变化。
分析指令执行过程中各个阶段的状态转换。
3、存储系统实验步骤搭建存储系统实验电路。
进行内存读写操作，改变地址和数据，观察存储单元的内容变化。
分析缓存的替换策略和命中率的影响因素。
4、总线实验步骤连接总线模块，配置总线参数。
多个设备同时发送数据，观察总线的仲裁过程。
测量数据传输的时序和带宽。
五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。
逻辑运算的结果也正确无误。
观察到在运算过程中，寄存器的值按照预定的规则进行更新。
分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。
2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。
杭电计组实验4-寄存器堆设计实验
W_Addr = 0;
Write_reg = 0;
W_Data = 0;
end
endmodule
RTL图
二、结果
思考题：（1）根据8个寄存器执行读、写操作，实验结果符合预期
（2）always@(posedge Clk or posedge Reset)
begin
实验位置（机号）：
实验日期：指导教师：
实验内容（算法、程序、步骤和方法）
1、实验目的
（1）学会使用Verilog HDL进行时序电路的设计方法。
（2）掌握灵活应用Verilog HDL进行各种描述与建模的技巧和方法。
（3）学习寄存器堆的数据传送与读/写工作原理，掌握寄存器堆得设计方法。
2、实验仪器
ISE工具软件
);
initial begin
// Initialize Inputs
R_Addr_A = 0;
R_Addr_B = 0;
Clk = 0;
W_Addr = 0;
W_Data = 0;
Reset = 0;
Write_reg = 0;
// Wait 100 ns for global reset to finish
output wire[0:31]R_Data_B;
integer i=0;
always@(posedge Clk or posedge Reset)
begin
if(Reset)
begin
for(i=0;i<=31;i=i+1)
REG_Files[i]<=32'b0;
end
else
计算机组成原理实验报告
《计算机组成与系统结构》实验指导书计算机与信息工程系2013年7月目录实验概述 .......................................................... 实验项目一专用寄存器(1)........................................... 实验项目二通用寄存器.............................................. 实验项目三专用寄存器(2)........................................... 实验项目四数据输出/移位门......................................... 实验项目五微程序计数器............................................ 实验项目六运算器.................................................. 实验项目七程序计数器.............................................. 实验项目八存储器读写.............................................. 实验项目九微程序存储器读写........................................ 实验项目十中断.................................................... 实验项目十一模型计算机设计........................................实验概述一、实验目的1．加深对讲授内容的理解，通过实验来掌握计算机系统原理。
熟练地掌握计算机中每个部件的电路设计方法并完成调试和分析结果。
2．熟悉所用的仿真软件。
学会使用仿真软件上机调试电路。
计算机组成实验报告
计算机组成原理实验报告班级:学号：姓名：地点：时间：实验一存储器实验FPGA中LPM_ROM定制与读出实验一．实验目的1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。
2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中;3、在初始化存储器编辑窗口编辑mif文件配置ROM；4、验证FPGA中mega_lpm_ROM的功能。
二．实验原理ALTERA的FPGA中有许多可调用的LPM （Library Parameterized Modules）参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。
CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器,lpm_ROM是其中的一种。
lpm_ROM有5组信号：地址信号address［]、数据信号q［］、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的.由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的。
图3-1-1中的lpm_ROM有3组信号：inclk—-输入时钟脉冲；q［23..0]--lpm_ROM的24位数据输出端；a［5。
.0]--lpm_ROM的6位读出地址。
实验中主要应掌握以下三方面的内容：（1）lpm_ROM的参数设置；(2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；(3)lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。
三．实验步骤(1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address［]和数据总线宽度q[］,分别为6位和24位,并添加输入输出引脚，如图3—1-1设置和连接.（2）设置图1为工程.（3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。
计组实验报告4
计组实验报告4
《计算机组成原理》实验报告实验名称运算器实验、通用寄存器实验、移位寄存器实验
控制线与控制信号“”连接：用双头实验导线连接上图中所有标明“
图3-1-1
上图所示，使用了一片74LS299作为移位发生器，其中8位输入/输出端以8芯扁平线连接形式和总线接口连接。299-B信号控制使能端（0有效），T4为时序节拍脉冲，实验时按【单步】键产生。由S0，S1，M控制信号设置其运行状态，其
““
计算机组成原理实验报告(4个)
上海建桥学院本科实验报告课程名称：计算机组成原理学号：姓名：专业：班级：指导教师：课内实验目录及成绩序号实验名称页码成绩1 八位算术逻辑运算 12 静态随机存取存储器实验63 数据通路114 微程序控制器的实现16总成绩信息技术学院2014年03 月20 日上海建桥学院实验报告课程名称：计算机组成原理实验类型：验证型实验项目名称：八位算术逻辑运算实验地点：实验日期：年月日一、实验目的和要求1、掌握运算器的基本组成结构；2、掌握运算器的工作原理。
二、实验原理和内容实验采用的运算器数据通路如图1-1所示，ALU逻辑功能表如表1-1所示。
图1-1运算器原理图ALU部件由一片 CPLD实现，内部含有三个独立的运算部件，分别为算术、逻辑和移位运算部件。
输入数据IN[7..0]（由插座JP22引出）通过拨动开关sK7..sK0产生（开关由插座JP97引出）。
数据存于暂存器A或暂存器 B中（暂存器A和B的数据可在 LED灯上实时显示），三个部件可同时接受来自暂存器 A和 B的数据。
各部件对操作数进行何种运算由控制信号S3…S0和CN_I来决定（S3…S0由插座JP18引出；CN_I由插座JP19引出），可通过拨动开关sK23..sK20和sK12设置(开关由插座JP89、JP19引出)。
运算结果由三选一多路开关选择，任何时候，多路开关只选择三个部件中的一个部件的运算结果作为ALU的输出。
ALU的输出ALU_D7..ALU_D0通过三态门74LS245送至CPU内部数据总线（iDBus）上(由插座JP25引出)，并通过扩展区单元的的二位数码管和DS94..DS101LED灯显示（LED灯由插座JP62引出）。
如果运算影响进位标志FC、零标志FZ、正负标志FS，则在T3状态的下降沿，相应状态分别锁存到FC、FZ、FS触发器中，实验仪设有LED灯显示各标志位状态。
操作控制信号wA（允许写暂存器A）、wB(允许写暂存器B）、rALU(允许ALU结果输出到内部数据总线（iDBus）上)由JP19引出，都为低电平有效，实验时可通过连接开关sK15..sK13设置(开关由插座JP92引出)。
计算机组成原理实验报告4_图文.
计算机组成原理实验报告Computer Organization Lab Reports____________________________________________________________________ __________ 班级: ___ 姓名:__ _ 学号:_____ 实验日期:_____________学院: ___ _ 专业:_ _____实验顺序:_______ 原创:__ _____ 实验名称:_ ____实验分数:_______ 考评日期:________ 指导教师:____________________________________________________________________ __________一、实验目的1.熟悉与了解准双向I/O口的构成原理。
2.熟悉通用寄存器的数据通路,掌握通用寄存器的构成和运用。
3.熟悉和了解指令总线的数据通路与构成途径,掌握指令部件的“取指”规则及地址段运用技巧。
____________________________________________________________________ __________二、实验环境Dais-CMX16+达爱思教仪、导线____________________________________________________________________ __________三、实验原理1. Dais-CMX 16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口,当该位为“1"时才能用作输入源,上电或复位时该十六位I/O口被置位(即为"OFFFFh"。
通常情况下,在用作输入的时候就不能再有输出定义。
电路结构如图2-5-1所不。
该口外接十六位二进制数据开关,适用于外部数据的输入,该口跨接十六个发光二极管和经缓冲驱动的四个七段显示,能以二进制和十六进制两种方式显示1/O口的输入输出状态。
计算机组成原理实验报告4
计算机组成原理实验报告实验项目存储器一、实验目的：1)理解计算机主存储器的分类及作用。
2)掌握TEC-CA实验台上的存储器器件的工作原理及读写方法。
二、实验原理：在TEC-CA开放式CPU实验教学系统实验台上，有2片静态存储器器件HM6116。
HM6116有8位数据总线和11位地址总线。
2片HM6116构成了2k X 16bits的静态存储器，与FPGA-CPU一起构成了能够运行测试程序的计算机。
图6-41是FPGA-CPU和2片HM6116连接示意图。
对于FPGA-CPU来说，实验台上的2片HM6116的CS是接地的，因此不需要对它们的CS 进行控制。
FPGA-CPU产生的16位存储器地址A15—A0只有11位地址A10—A0送往2片HM6116，其余5位地址A15—A11没有使用。
FPGA-CPU的16位存储器数据总线D15—D0和2片HM6116相连，1片HM6116的I/O7—I/O0接D7—D0，另1片HM6116的I/O7—I/O0接D15—D8。
FPGA-CPU 输出的存储器控制信号FWR直接送2片HM6116的WE；FWR在实验台经过一个反相器反相后送2片HM6116的OE。
因此FPGA-CPU只要在存储器地址总线A10—A0设置好地址，在数据总线D15—D0上送出被写数据，然后在FWR上产生一个负脉冲，就能将数据写入指定的存储器单元；只要在存储器地址总线A10—A0设置好地址，然后使FWR为高电平，就能在数据总线D15—D0上接收到从指定的存储器单元读出的数据。
三、实验步骤：（1）实验台设置成FPGA-CPU附加外部RAM运行模式“011”。
该调试模式要能够实现模拟FPGA-CPU对实验台存储器的存数、取数功能。
即REGSEL = 0、CLKSEL = 1、FDSEL = 1。
使用实验台上的单脉冲，即STEP_CLK短路子短接，短路子RUN_CLK断开。
由于当FDSEL=0时，指示灯D15—D0显示的是开关SD15—SD0的值，因此开关FDSEL必须为1。
计组实验报告-4控制器实验
综合实验报告( 2010 -- 2011 年度第一学期)名称：计算机组成原理综合实验题目：控制器实验院系：计算机系班级：学号：学生姓名：指导教师：设计周数：一周成绩：日期：年月一、目的与要求1.熟悉教学计算机的指令格式、指令编码、寻址方式和指令功能等内容；2.熟悉教学计算机的总体组成和各个部件的运行原理，理解控制器部件在计算机系统中的作用。
3.理解和熟悉指令执行步骤的划分方案；4.对微程序控制器：1)熟悉教学计算机的微指令格式和各个字段的控制功能，理解微指令下地址字段的作用，并学会使用这个字段解决微指令之间的接续关系。
2)熟悉教学计算机的微程序控制器的组成和运行原理，学习设计微程序控制器的过程和方法。
5.对组合逻辑控制器：1)熟悉教学组合逻辑控制器的各个控制字段的组成及其控制功能，理解节拍发生器线路设计和控制作用，并学会依照指令内容和节拍状态信号写出每一位控制信号的逻辑表达式。
2)熟悉教学计算机的微程序控制器的组成和运行原理，学习设计组合逻辑控制器的过程和方法。
二、实验正文1．扩展指令怎样写到存储单元中，怎样执行测试？答：A命令只支持基本指令，扩展指令应用E命令将指令代码写入到相应的存储单元中；不能用T、P命令单步调试扩展指令，只能用G命令执行有扩展指令的程序2．进行指令的扩展时，在指令格式、功能、执行流程设计过程中必须遵从哪些约束条件？答：为了完成自己设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确的实验内容，具体过程包括：1)确定指令格式和功能，要受到教学机已有硬件的约束，应尽量与已实现指令的格式和分类办法保持一致；2)划分指令执行步骤并设计每一步的执行功能，设计节拍状态的取值，应参照已实现指令的处理办法来完成，特别要注意的是，读取指令的节拍只能用原来已实现的，其他节拍的节拍状态也应尽可能地与原用节拍的状态保持一致和相近；3)在指令流程表中填写每一个控制信号的状态值，基本上是个查表填数的过程，应该特别仔细，并有意识地体会这些信号的控制作用；4)在给出的mach的源文件中添加扩展指令的控制信号的逻辑表达式，编译适配后下载到MACH器件中；5)写一个包含你设计的指令的程序，通过运行该程序检查执行结果的正确性，初步判断你的设计是否正确；如果有问题，通过几种办法查出错误并改正，（比如手动置指令，单步调试每个节拍对应的控制信号）继续调试，直到完全正确。
计算机组成原理实验总报告
计算机组成原理实验报告班级：0411202学号：2012211xxx姓名: kelory_lee2014年12月7日目录1.实验一Hamming码2.实验二乘法器3.实验三时序部件4.实验四CPU_算术逻辑单元5.实验五CPU_指令译码器6.实验六CPU_微程序控制器7.实验七-八CPU_无流水无cache实验1 Hamming码一.实验目的（1）对容错技术有初步了解，理解掌握海明码的原理（2）掌握海明码的编码以及校验方法二.实验内容（1）先连接JTAG线和USB线（CPU实验时才用接此线），然后接实验箱电源线，最后才可以打开电源。
（切记：不能带电插拔Jtag口，否则会损坏实验设备）（2）安装ByteBlaster：Quartus→tools→>programmer→HardwareSetup(在打开programmer窗口的左上角或从Edit菜单—> HardwareSetup 亦可打开)→选Hardware Settings→点击Add Hardware→Hardware type →Altera ByteBlaster→ok即可；Mode选Jtag。
（3）打开Quartus→tools→programmer→AddFile，将hamming.sof（在C盘的相应目录下）下载到FPGA中。
注意进行programmer时，应在program/configure下的方框中打勾，然后下载。
（4）在实验台上通过模式开关选择FPGA独立调试模式010。
首先输入的8位操作数对应开关SD15~SD8，编码后的hamming码在灯A0～A12上体现。
其次开关SA0是控制位，待校验的13位数据对应SD7～SD0与SA5～SA1。
最后比较的结果在灯R4～R0上体现。
观察实验现象并记录相应数据如对8位数据10101100进行hamming编码和校验。
第一，先手工计算校验位P5～P1＝_10111__，编码后的hamming码为__1101001101011。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四、实验连线
图 1-1-2
按上图所示，连接实验电路： 控制线于控制信号“ ”连接：用双头实验导线连接上图中所有标明
“
”或“
”图案的插孔（注：Dais-CMH 的时钟信号以作内部连接）。
五、实验系统工作状态设定
在闪动的 “Ｐ． 状态下按动命令键， LED 显示器自左向右第四位显示提示符 ” 使 “L” ， 表示本装置已进入手动单元实验状态。 在“L”状态下，如下图所示系统用位于实验系统“”二进制开关单元 26 只拨动开关 模拟与微控制器相对应的控制信号。用手动加载正逻辑控制电平（即高电平信号“H”）和 按【单步】命令键产生的单周期 4 拍时序启停信号 T1、T2、T3、T4 的方法实现和完成个 单元实验所需的控制信号操作。
《计算机组成原理》
实验名称
实验报告
运算器实验、通用寄存器实验、移位寄存器实验 实验一 运算器实验
一、实验目的
1.掌握简单运算器的数据传输方式。 2.验证运算器功能发生器（74LS181）及进位控制的功能组合。
二、实验要求
完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
三、实验原理 图 1-1-1 运算器电原理
F=（E7） F=（7D） F=（FF） F=（A5） F=（27） F=（BD） F=（3F） F=（8A） F=（0C） F=（A2） F=（24） F=（CA） F=（4C） F=（E2） F=（64） 图 1-1-3
F=（E8） F=（7E） F=（00） F=（A6） F=（28） F=（BE） F=（40） F=（8B） F=（0D） F=（A3） F=（25） F=（CB） F=（4D） F=（E3） F=（65）
数据开关
三态门 【CBA=000
（01100101）
寄存器ＤＲ１ （01100101）
CE=0 SW-B=1】
寄存器ＤＲ２
【LDDR1=1 LDDR2-=0
按单步键】
数据开关
（10100111）
（10100111） LDDR1=0 LDDR2=1
按单步建】
（2）读操作（运算寄存器内容送总线） 首先关闭数据输入三态门控制端 （SW-B=0） 存储控制端 CE 保持为 0，令 LDDR1=0， ， LDDR2=0，然后打开 ALU 输出三态门（CBA=010），置 M,S0,S1，S2，S3 为 11111， 再按【单步】键，数据总线单元显示 DR1 的内容，若把 M,S0，S1，S2,S3 置为 10101， 再按【单步】键，数据总线单元显示 DR2 的内容。 （3）逻辑或非运算 逻辑或非运算的方法是置 CBA=000，M,S0，S1，S2，S3 状态为 11000，按【单步】 键，此时数据总线单元应显示 00011000（18H）。 结果分析： （1） 拨动二进制数据开关向 DR1 和 DR2 寄存器置数， 并将 01100101 和 10100111 分别写入 DR1，DR2 中。 （2）M=1，S0、S1、S2、S3 分别为 1111，此时，DR1 中显示 (65H)；M=1， S0、S1、S2、S3 分别为 0101，此时，DR2 中显示(A7H)。 （3）将 01100101 和 10100111 按位或非运算得到 00011000，此时，数据总线单 元显示（18H）。
（3）M=0 时为算数运算；CN=1 时为不带进位加；S0，S1，S2，S3 状态为 1001 时，
F=DR1+DR2=01100101+10100111=0CH
(二) 进位控制实验
进位控制运算器的实验原理如图所示，其中 181 的进位位进入 71LS74 锁存器 D 端， 该端的状态锁存受 AR 和 T4 信号控制，其中 AR 为进位位允许信号，高电平有效；T4 为时 序脉冲信号，当 AR=1 时在 T4 节拍将本次运算的进位结果锁存到进位锁存器中，实现带进 位控制实验。 （1）进位位清零操作 在“L”状态下，按动【复位】按钮，进位标志灯 CY“灭”，实现对进位位的清零操 作。(当进位标志灯“亮”时，表示 CY=1)。 （2）用二进制数据开关向 DR1 和 DR2 寄存器置数 首先关闭 ALU 输出三态门（CBA=000）、CE=0，开启输入三态门（SW-B=1），设置 数据开关，向 DR1 中存入 01010101（55H），向 DR2 中存入 10101010（AAH）。操作 步骤如下：
F=A 加 A 加 1 F=(A+B)加 A/B 加 1 F=A 减 B F=A/B F=A 加 AB 加 1 F=A 加 B 加 1 F=(A+/B)加 AB 加 11 F=AB F=A 加 A 加 1 F=(A+B)加 A 加 1 F=(A+/B)加 A 加 1 F=A
F=A/B F=/A+B
一 F=/(A○B
六、实验内容及结果分析
（一）.算术运算实验 （1）写操作（置数操作） 拨动二进制数据开关向ＤＲ１和ＤＲ２寄存器置数，具体操作步骤如下：
数据开关 （０１１００１０１）
三态门 【CBA=000 CE=0 SW-B=1】 寄存器ＤＲ２ （１０１００１１１） 【LDDR1=0 LDDR2=1 按单步建】
寄存器ＤＲ１ （１０１００１１１） 【LDDR1=1 LDDR2-=0 按单步键】
0 1 0 1 0 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0 0 1 1
1 1 1 1 0 0 0 0 1 1 1 1
0 0 0 0 1 1 1 1 1 1 1 1
F=/(AB) F=/B
一 F=A○B
F=A 加 A/B F=(A+B)加 A/B F=A 减 B 减 1 F=A/B 减 1 F=A 加 AB F=A 加 B F=(A+/B)加 AB F=AB 减 1 F=A 加 A F=(A+B)加 A F=(A+/B)加 A F=A 减 1
实验中所用的运算器通路如图 7-1-1 所示， 其中运算器有两片 74LS181 以并/串形式构成 8 位字的 ALU。运算器的输出经过一个三态门（74LS245）以 8 芯扁平线方式和数据总线相 连，运算器的 2 个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入亦以 8 芯 扁平线方式与数据总线相连，数据开关（INPUT DEVICE）用来给出参与运算的数据，经 一三态门（74LS245）以 8 芯扁平线方式与数据总线相连，数据显示灯（BUS UNIT）已和数 据总线相连，用来娴熟数据总线内容。 图 1-1-1 中 T2、T4 为时序电路产生的节拍脉冲信号，通过连接时序启停单元时钟信号 来获得，剩余均为电平控制信号。进行试验时，首先按动位于本实验装置右中侧的复位按钮 使系统进入初始待令状态，在 LED 显示器闪动位出现“P.”的状态下，按【增址】命令键使 LED 显示器自左向右第四位切换到提示符“L” ，表示本装置已进入手动单元实验状态，在 该状态下按动【单步】命令键，即可获得实验中所需的单脉冲信号，而 LDDR1，LDDR2， ALU-B、SW-B、S3、S2、S1、S0、CN、M 各电平控制信号用位于 LED 显示器上方的 26 位二进制开关来模拟，均为高电平有效。
F=（18） F=（82） F=（00） F=（DA） F=（58） F=（C2） F=（4D） F=（BF） F=（3D） F=（A7） F=（25） F=（FF） F=（7D） F=（E7） F=（65）
分析：
74LS181 逻辑功能表
方式 S0 0 1 0 1 S1 0 0 1 1 S2 0 0 0 0 S3 0 0 0 0 M=1 逻辑运算 F=/A F=/(A+B) F=/AB F=0 M=0 算术运算 CN=1 F=A F=A+B F=A+/B F=减 1（2 的补） （无进位） CN=0 （有进位） F=A 加 1 F=(A+B)加 1 F=(A+/B)加 1 F=0
数据开关
三态门 【CBA=000
（01010101）
寄存器ＤＲ１ （01010101）
CE=0 SW-B=1】
寄存器ＤＲ２
【LDDR1=1 LDDR2-=0
按单步键】
数据开关
（10101010）
（10101010） LDDR1=0 LDDR2=1
按单步建】
（3）验证带进位运算的进位锁存功能 关闭数据输出三态门 （SW-B=0） CE=0、 CBA=000， 、 使 AR=1， CN,M,,SO,S1,S2,S3 置 的状态为 101001，按【单步】键，此时数据总线单元显示的数据为 DR1 加 DR2，若进位 标志灯 CY“亮”，表示有进位；反之无进位。 结果分析： （1）在“L”状态下，按动【复位】按钮，结果进位标志灯 CY 显示灯“灭”，表示没有 进位。 （2）SW-B=1，设置数据开关，,此时，分别在 DR1、DR2 中写入数据（55H）和（AAH）。 (3 分别在 DR1、DR2 中写入数据（55H）和（AAH）相加得到（FFH），即 01010101+10101010=11111111，结果应该是没有进位的，CY 显示灯为“灭”。 【在本次实验中，我们为了验证相加后会有进位也就是试验使得 CY 显示灯“亮”，重新 设置了两个二进制数 00000001 和 11111111，分别写入 DR1 和 DR2，进行验证，结果显 示 CY 灯“亮”,有进位】) （三）逻辑运算实验 （1）写操作（置数操作） 拨动二进制数据开关向 DR1 和 DR2１）
（２）读操作（运算寄存器内容送总线） 首先关闭数据输入三态控制端（ＳＷ－Ｂ＝０），存储器控制端ＣＥ保持为０，令Ｌ ＤＤＲ１＝０，ＬＤＤＲ２＝０，然后打开 ALU 输出三态门（ＣＢＡ＝０１０），置Ｍ， Ｓ０，Ｓ１，Ｓ２，Ｓ３为 11111，再按【单步】键，数据总线单元显示ＤＲ１的内容。 把Ｍ，Ｓ０，Ｓ１，Ｓ２，Ｓ３置为１０１０１，再按【单步】键，数据总线单元显示Ｄ Ｒ,２的内容。 （3）算术运算（不带进位加） 置 CBA=010，CN，M，S0，S1，S2，S3 状态为 101001，按【单步】键，此时数据 总线单元应显示 00001100（0CH）。 结果分析： （1）当 SW-B=1 时，三态门打开。使得 LDDR1=1，LDDR2=0，按单步建，此时，数据开 关设置的二进制数 01100101 以 65H） （ 存入 DR1 中， 数据开关重新设置二进制数 10100111， 使得 LDDRQ=0，LDDR2=1，按单步建，此时，设置的数以（A7）写入 DR2 寄存器中，完成 了写操作。 （2）当ＳＷ－Ｂ＝０时，数据输入关闭；Ｍ＝１时为逻辑运算，S0，S1，S2，S3 状态 为１１１１时，Ｆ＝ＤＲ１。Ｍ=1，S０，Ｓ１，Ｓ２，Ｓ３置为１０１０１，F=DR2。