5509A开发板存储空间和存储器映射

合集下载

哈尔滨工业大学威海校区《DSP生产实习报告》_090240328_尤伟

1.2DSP5509 开发板的概述
鸿翔电子 HX-5509A 开发板是为学习、评估 TI 的 TMS320VC5509A 而开发的，主要包含两部分：硬件模板和相应的测试软件。鸿翔电子 HX-5509A 开发板上集成了 DSP、SDRAM、Codec、USB、MMC/SD、Ethernet 等接口外设以及开放给用户的 DSP 总线扩展。这样使其能够应用在语音处理及其它相关领域。相应的测试软件包括: CPU 看门狗实验 LED 跑马灯实验 CPU Timer 定时器实验实时时钟实验扩展 SDRAM 读写实验扩展 FLASH 读写实验键盘扫描实验外部中断输入实验 AIC23 播音实验 LCD 显示实验串口通信实验 USB2.0 通信实验网络通信实验 MMC/SD 卡通信实验
2.4 增强 HPI 与 GPI0A .............................................................................................. 5 2.5 中断 .................................................................................................................... 6 2.6VC5509 Bootloader................................................................................................. 6 2.7 VC5509 的片上外设 .............................................................................................. 7 2.7.1 定时器 ....................................................................................................... 7 2.7.2 2.7.4 USB1.1 接口......................................................................................... 7 2 通路、10 位 AD ............................................................................... 7 2.7.3 实时时钟 RTC ............................................................................................. 7 2.7.5 GPIO........................................................................................................... 7 3. 外扩 SDRAM 存储器 ................................................................................................ 7 4.1 音频输入与输出................................................................................................... 8 4.2 TLV320AIC23B 与微处理器的接口 .......................................................................... 8 二、熟悉 DSP 仿真器的使用 ............................................................................................. 8 1．功能与特点 .......................................................................................................... 8 2．驱动安装 ............................................................................................................. 9 3．CCS Setup 设置 ................................................................................................... 12 三、熟悉 DSP 开发环境 .................................................................................................. 15 四、了解 ARM、FPGA、AVR 等开发板的功能 .................................................................. 17 ARM 处理器 ............................................................................................................ 17 ARM 处理器特点 ..................................................................................................... 17 ARM 处理器系列 ..................................................................................................... 18 ARM 处理器结构 ..................................................................................................... 18 ARM 寄存器结构 ..................................................................................................... 18 ARM 指令结构......................................................................................................... 18 FPGA 的基本特点..................................................................................................... 19 AVR 单片机的基本特点 ............................................................................................ 19

TMS320VC5509A-PGE引脚中文说明

存储器接口 (EMIF) 的数据传输模
式。
是 DSP 内核并行双向数据总线
D31-D0 的一个子集。这些管脚只能
工作于以下两大功能的其中一项功
能：
z
EMIF 数据总线
（EMIF.D[15:0]）；
引脚的初始状态取决于 GPIO0
HPI 字节的标识。该引脚，和
HPI.HBE0 一起，标识着第一或第
I
二字节的传输。外部总线选择寄存
器的并行端口模式位域是 11 或 10
I/O/Z z
z
通用 IO11（GPIO11）；或 HPI 控制输入 1
（HPI.HCNTL1）；
该引脚的初始状态取决于 GPIO0
GPIO0=1：
引脚。有关更多信息，请参见第
Output,EMIF.#CE3
C7
BK
3.5.1 节。
EMIF 芯片的内存空间 CE3,低有
GPIO0=0：
Input,HPI.HCNTL1
GPIO0=1：
Output,EMIF. #AWE
3.5.1 节。
C2
BK
低 EMIF 异步存储器的写使能。外
GPIO0=0：
部总线选择寄存器的并行端口模式
EMIF.#AWE
o/z 位域是 00 或 01 时，启用
Input, HPI. HR/#W
EMIF.#AWE。
HPI 的读/写。外部总线选择寄存器
HPI.#HINT
O/Z 线选择寄存器的并行端口模式位域
是 11 或 10 时，启用 HPI.#HINT。
EMIF 异步存储器的写使能或 HPI

DSP5509视频开发套件使用说明书

存储器映射寄存器（MMR）(保留) DARAM /HPI访问 DARAM SARAM
外部扩展存储空间（CE0）
400000
外部扩展存储空间（CE1）
800000
外部扩展存储空间（CE2）
C00000
外部扩展存储空间
FF0000 FF8000 FFC000
ROM 当 MPNMC=0 时有效⑥ ROM 当 MPNMC=0 时有效
图 1-2 5509A 核心板原理框图
5509引脚名称
表1-1 TMS320VC5509APGE的有关存贮空间的引脚设置
硬件控制上电复位状态GPIO0； ESCR寄存器最低2位
复位时无此状态
GPIO0=1
复位时无此状态
GPIO0=0
ESCR[1:0]=00
ESCR[1:0]=01 ESCR[1:0]=10
表1-2 TMS320VC5509的存储器的两种表示方法
程序存储空间
数据存储空间
16M字节, 16M*8bit
关于图 1-3 的说明如下
①每一个内存块的首地址。
8M字节,8M*16bit
②DARAM：片内资源，双存取RAM，分为8个8K的块，每个8K的块每周期可以访问两次。 ③SARAM：片内资源，单存取RAM，分为24个8K的块，每个8K的块每周期只能访问一次。
之前应该确认引脚的当前功能是否是用户想要的。这些引脚功能的配置方法分为硬件配置和
软件配置，硬件配置使用 GPIO0 管脚，而软件配置使用 ESCR 寄存器。下面说明它们的工作
方法和互相关系：
5
DSP5509A 实验指导书

硬件配置：使用 GPIO 管脚实现在系统开机或复位时配置 A[13：0]，D[15：0]和 C[14： 0] 的功能。上电复位时，当外部电路提供高电平信号输入到 GPIO0 管脚，也就是提供逻辑“1” 给这个管脚时，A[13：0]，D[15：0]和 C[14：0]被设置成外部扩展总线。同时，ESCR[1：0]的值设置为 01。反之，如果连在 GP1O0 的外部电路在上电复位时接低电平，即逻“ 辑 0” 时，A[13:0]，D[15：0]和 C[14：0]的功能被设置成主机口[HPI]，同时 ESCR 被设置成 11。通过 GPIO 引脚实现的设置仅在复位时有效，它同时影响 ESCR[1：0]的内容。上电复位后 ESCR[1：0]仅可能出现 01 和 11 两种取值，00 和 10 在复位时不会出现。

CEE-SDUST-5509A系统板硬件使用说明书(2010.11.17)

CEE-SDUST-5509A DSP系统板硬件使用说明书1．系统板技术指标●主处理器芯片：TMS320VC5509A⏹低功耗设计，比上一代C54xx器件功耗低30%左右⏹处理速度更快，双核结构，处理速度200MIPS⏹片内存贮空间128K字，其中DARAM 32K字，SARAM 96K字。

⏹2路10bit片上A/D接口●扩展1片FLASH，型号AM29LV800，容量1M字节●扩展1片SDRAM，型号HY57V641620，容量4M字●扩展1片CPLD，型号为XC95144XL，有144个宏单元，3200等效门●扩展2片AIC23B。

具有4路ADC和4路DAC，可在8kHz到96kHz的频率范围内提供16位、20位、24位和32位的采样。

在采样率为48kHz的情况下，ADC和DAC 的信噪比能够分别达到90dB和100dB。

●与GPIO直连的4路拨码开关和4路LED指示灯●扩展连接器，为用户进行二次开发提供条件●DSP扩展总线，包括数据、地址、I/O、控制●USB 2.0接口●SD卡接口设计●IEEE1149.1相兼容的逻辑扫描电路，该电路仅用于测试和仿真●+5V电源输入，内部+3.3V、+1.6V电源管理●4层板设计工艺，稳定可靠●具有自启动功能设计，可以实现脱机工作2．实物图和原理图（1）VC5509A系统板原理图(见图1)。

图1 VC5509A系统板原理框图（2）VC5509A 系统板器件布局（参见图2）图2 VC5509A 系统板器件布局图（3）VC5509A 系统板外部接口（见图3）图3 VC5509A 系统板外部接口示意图3．接插件位置和拨档开关设置4路用户拨码开关（SW1）和4路用户LED 指示灯（DS4～DS7）与CPLD 相连，用户可以通过CPLD 中的控制寄存器USER_REG 读取用户拨码开关（SW1）的状态，或控制用户LED 指示灯（DS4～DS7）的开关。

控制寄存器USER_REG 的地址为0x400601，D7～D4只读，D3～D0可读写，见表1。

TMS320C5509ADSP分页烧写FLASH存储器及自举引导的实现方法

TMS320C5509A DSP分页烧写FLASH存储器及自举引导的实现方法TI公司的DSP芯片TMS320C5509A（简称5509A）是性能卓越的低功耗定点DSP，在嵌入式系统中有着广泛的应用。

5509A没有自带的片上非易失性存储器，因此需要外部的非易失性存储介质，如EPROM或Flash，来存储程序和数据。

5509A片内有256K字节的RAM。

由于在片内RAM运行程序比片外运行有高速度低功耗等显著优点，通常上电后都需要从片外EPROM或Flash上加载程序到片内RAM，但是芯片自带的自举程序（简称Bootloader）只支持16K字节以内的外部程序加载，因此程序设计往往局限于16K字节空间内，限制了编程的灵活性，不能充分发挥性能，当程序空间大于16K字节时，就需要自己编写程序来实现自举。

下面首先介绍使用5509A对Am29LV800B Flash（简称Flash）存储器进行程序分页烧写的方法，然后介绍利用Bootloader来编程实现多页并行自举引导的方法。

一、分页烧写的实现1、Am29LV800B Flash的连接Flash与5509A的接口很方便，前者只需作为后者的外部数据存储器与其进行连接，而中间的逻辑电路采用CPLD实现即可。

Flash内部可以产生高电压进行编程和擦除操作；只需向其命令存储器写入标准的微处理器指令，具体编程、擦除操作由内部嵌入的算法实现。

文中采用1Mbytes Flash映射为5509A的片外数据存储空间，地址为：0x200000～0x280000，数据总线16位，用于16位方式的并行引导装载。

1MBytes的Flash被分为64页进行访问（表1）。

本文通过向0x20600地址写数据来改变A18——A13的值，从而控制Flash的换页引脚对各个分页进行访问。

地址线扇区扇区大小(KBytes) 页码A18 A17 A16A15A14A13SA0 0-3 0 0 0 0 X X 64 SA1 4-7 0 0 0 1 X X 64 SA2 8-11 0 0 1 0 X X 64 SA3 12-15 0 0 1 1 X X 64 SA4 16-19 0 1 0 0 X X 64 SA5 20-23 0 1 0 1 X X 64 SA6 24-27 0 1 1 0 X X 64 SA7 28-31 0 1 1 1 X X 64 SA8 32-35 1 0 0 0 X X 64 SA9 36-39 1 0 0 1 X X 64SA10 40-43 1 0 1 0 X X 64SA11 44-47 1 0 1 1 X X 64SA12 48-51 1 1 0 0 X X 64SA13 52-55 1 1 0 1 X X 64SA14 56-59 1 1 1 0 X X 64SA15 60-61 1 1 1 1 0 X 32SA16 62 1 1 1 1 1 0 8SA17 62 1 1 1 1 1 0 8SA18 63 1 1 1 1 1 1 16表1 页地址分配2、Am29LV800BFlash的操作命令字及其C语言程序对Flash的读取可以直接进行。

5509A方案

自动调焦硬件系统方案一、原理框图二、功能描述整个系统主要由模数变换单元、FPGA逻辑控制单元、DSP图像处理单元、数模变换单元和外部接口单元组成。

1、模数变换单元在本设计中选用BT公司生产的一款视频解码芯片BT835，它是一种高性能的NTSC/PAL/SECAM复合视频解码器，低功耗、低价格，具有卓越的三线自适应梳状滤波器能克服传统梳状滤波器的人工痕迹而保证全屏视频分辨率，其灵活的像素端口即支持数字视频输入又支持VIP、VMI、ByteStream这些流行图象控制器接口，是一种应用于台式和便携式视频采集系统的理想器件。

BT835的内部结构如图所示。

图 1 BT835芯片结构图BT835是基于行锁定的时钟解码原理，具有以下性能：四路模拟信号输入端（4路复合视频或3路复合视频加1路S-VIDEO），可以输入NTSC/PAL/SECAM制的视频信号。

片上的Ultralock。

平方像素和ITU-601的分辨率。

具有3-LINE的自适应梳状滤波器。

任意的水平和垂直缩放。

硬件CC解码。

垂直的消隐间隔 (VBI) 数据传输。

晶振可适合任何的视频制式。

可编程的色调，亮度 , 饱和度和对比度。

提供数字视频输入口,并且有八位可编程GPIO口。

8位或16位像素口（YcrCb 4：2：2格式输出）。

自动识别 NTSC/PAL 制式，自动增益控制(AGC)。

典型功耗500mw(3.3v)，具有JTAG接口。

BT835的视频信号源可来自摄像机、VCR、照相机等的复合视频信号或Y/C信号，这里讨论的输入是复合视频信号。

首先进入BT835的复合视频信号在8*Fsc（副载频）的采样频率下通过ADC将其数字化，然后抽取、滤波到4* Fsc的采样视频流，通过自适应的3线梳状滤波器进行亮色分离,分离的亮度信号和色度信号分别进入亮度通道和色度通道，在亮度陷波及色度解调后形成Y、Cr、Cb信号以4：2：2采样格式按8位或16位从VD[15…0]输出口输出。

5509板子详情

【系统资源】∙DSP处理器TMS320VC5509A，16位数据总线，最高工作频率200M；∙片内内置128K * 16位 SRAM；∙片内内置 32K * 16位双通道RAM；∙片内内置 96K * 16位单通道RAM；∙片内内置 32K * 16位 ROM；∙扩展 4M * 16位同步动态SDRAM，HY57V641620；∙扩展 512Kb EEPROM，AT25F1024N，可通过SPI bootlodaer烧写程序，不提供代码；∙CPLD 使用EPM240T100C5，提供下载接口，用户可以编写自己的代码；∙提供RTC单元；∙提供1个8段数码管；∙提供8个LED发光管，方便状态指示；∙提供8个独立按键；∙提供1个蜂鸣器；∙专用复位芯片MAX706R，保证可靠复位，有独立复位按钮，可手工复位；∙提供1路RS-232接口，可连接PC进行实验；∙提供双通道10位AD输入接口；∙支持SD卡；∙支持USB2.0 FullSpeed接口；∙支持双声道喇叭输出；∙支持耳机输出；∙支持MIC输入；∙支持LINEIN输入；∙提供12864中文图形液晶接口；∙提供1602字符液晶接口；∙外扩多达5路的可屏蔽中断源输入接口；∙DMA、EHPI、Mcbsp、数据线，地址线等120pin引脚全部引出，方便用户扩展开发；∙提供+5V、3.3V、3.3VA、1.8V、GND、GNDF等电源测试点；∙供电直接由外部稳压电源来提供，更加稳定可靠，USB没有供电功能；∙提供四个固定孔，方便用户安装固定；∙物理尺寸：13.5 * 11 cm；∙采用2层板工艺设计，全机器贴片工艺焊接，性能可靠稳定；【扩展接口】∙DSP总线、DMA、EHPI、Mcbsp等所有功能引脚引出，4个30针的插座，管脚间距2.54mm，用户可以扩展使用；∙符合IEEE 1149.1标准的DSP JTAG接口，IDC14，管脚间距2.54mm，可以配合市面上所有标准J TAG接口仿真器使用；∙12864中文图形液晶接口引出，20p孔座，管脚间距2.54mm；∙1602字符液晶接口引出，16p孔座，管脚间距2.54mm；∙CPLD的标准JTAG接口，IDC10插座，管脚间距2.54mm，可下载自己编写的CPLD代码；∙1路RS-232标准DB9孔式接口插座，1路RS-232接口SIP3插座引出；∙1路USB DEVICE B型接口标准插座；∙1路音频喇叭T输出接口；∙1路音频耳机输出接口；∙1路MIC输入接口；∙1路LINEIN输入接口；∙DC 5V外部电源输入接口；【功能图简介】【代码及实验项目】以下程序基于CCS3.3实现，CPLD代码为VHDL语言，基于QuartusII 6.0。

TMS320VC5509A存储器空间分配(数据手册翻译版)

1 TMS320VC5509A特征（1）高性能、低功耗、定点TMS320C55x数字信号处理器◇9.26-/6.95-/5-ns指令周期；◇108-MHz、144-MHz、200-MHz时钟频率；◇每周期执行一条/两条指令；◇双乘法器（共有400MMAC）；◇两个算术/逻辑单元ALU；◇三组内部数据/操作数读总线；◇两组内部数据/操作数写总线；（2）128K×16-Bit片上RAM，包括：◇8块4K×16-Bit 双访问RAM（DARAM）（64K Bytes）；◇24块4K×16-Bit 单访问RAM（SARAM）（192K Bytes）；（3）32K×16-Bit片上ROM（64K Bytes）（4）8M×16-Bit最大可寻址外部存储器空间（5）16-Bit外部并行总线存储器，支持两种方式：◇外部存储器接口（EMIF），具备GPIO功能，实现无缝连接；●异步静态RAM（SRAM）；●异步EPROM；●同步动态RAM（SDRAM）；注：不支持同步突发静态RAM（SBSRAM）；◇16-Bit并行增强主机接口（EHPI），具备GPIO功能；（6）6个设备功能域的可编程低功率控制（7）片上的基于扫描的仿真逻辑（8）IEEE标准1149.1（JTAG）边界扫描逻辑（9）片上外设◇2个20-Bit定时器；◇看门狗定时器；◇6通道直接存储器访问（DMA）控制器；◇3个串行口，支持复用功能：●共有3个多通道缓冲串行端口（McBSPs）；●共有2个多媒体卡(MMC)/安全数字卡(SD)接口；◇可编程数字锁相环（DPLL）时钟发生器；◇7个（LQFP）或8个（BGA）通用I/O（GPIO）引脚和专门的通用输出引脚（XF）；◇全速从端口USB，支持批量、中断和等时传输；◇内部集成I2C接口，支持多个主从设备；◇实时时钟（RTC），外接晶振输入，独立的时钟控制域，独立供电；◇4通道（BGA）或2通道（LQFP）10-Bit连续逼近方式ADC；（10）封装：144-LQFP、179-Terminal MicroStar BGA、179-Terminal Lead-Free MicroStar BGA （11）供电：◇1.2V Core（108MHz），2.7V—3.6V I/Os；◇1.35V Core（144MHz），2.7V—3.6V I/Os；◇1.6V Core（200MHz），2.7V—3.6V I/Os；2 TMS320VC5509A存储器5509A支持一个统一的存储器映射（程序和数据存放在同一个物理空间）。

基于TMS320VC5509A的多路同步数据采集与存储系统

基于TMS320VC5509A的多路同步数据采集与存储系统黄霞;鲍慧;赵伟;田新成
【期刊名称】《电力系统保护与控制》
【年(卷),期】2007(035)023
【摘要】TMS320VC5509A是TI推出的新一代高性能、低功耗数字信号处理芯片,并扩充了当今流行的USB设备接口模块.系统以TMS320VC5509A为核心处理器,CPLD为系统控制译码芯片提出了一种多路A/D数据采集与存储系统的设计方案.充分利用TMS320VC5509A内置的USB接口,构成一个数字采集处理和USB 传输系统.简要介绍了系统的部分硬件和软件的设计,并分析了TMS320VC5509A USB接口模块的结构,给出了USB设备固件的设计和实现方案.
【总页数】4页(P24-27)
【作者】黄霞;鲍慧;赵伟;田新成
【作者单位】华北电力大学电子与通信工程系,河北,保定,071003;华北电力大学电子与通信工程系,河北,保定,071003;华北电力大学电子与通信工程系,河北,保定,071003;华北电力大学电子与通信工程系,河北,保定,071003
【正文语种】中文
【中图分类】TM76
【相关文献】
1.基于NiosⅡ的多路高速数据采集存储系统的实现 [J], 祝宇;王连明;艾淑平
2.基于FPGA的水下多路数据采集存储系统 [J], 喻鹏;肖大为;姬庆
3.基于FPGA及AD9223的多路数据采集、存储系统 [J], 刘鑫;任勇峰;甄国涌;张文栋
4.基于双备份多路数据采集存储系统的设计与实践 [J], 郭小兵;李圣昆;任勇峰;董小娜
5.基于ADS8365的多路数据采集存储系统设计 [J], 丁海飞;王红亮;张会新;洪应平;李健楠
因版权原因，仅展示原文概要，查看原文内容请购买。

TMS320VC5509A各个文档资料的说明(很重要啊)

来方便广大工程师了解和使用5509A这款芯片，就是像我现在所做事情的一样，告诉大家怎样开始入门，
各个文档的内容大体是讲什么的，只不过spraa30.pdf是英文的，我下面说的是中文ห้องสมุดไป่ตู้。
1. spru371f.pdf 《 TMS320C55x DSP CPU Reference Guide》讲5509A的CPU内核的,包括CPU结构、memory、中断、IO读写等等，
这个是数据手册讲电气参数、引脚分布、封装形式、大小尺寸等等
5、spru317j.pdf《TMS320C55x DSP Peripherals Overview User's Guide》综述5509A各个外围模块的，注意这里只是大体说说，不讲细节。
6、《TMS320VC5503/5507/5509 DSP Host Port Interface (HPI) Reference Guide》详细讲HPI接口的，详细到每一个寄存器
因为TI的网站条理性做的有点混乱，为了使各位工程师在阅读文档资料时，做的大体心里有数，条理清晰，我特此做了以下的说明。
将各个文档是大体讲什么事的简单介绍一下。
其实TI也提供文档spraa30.pdf《TMS320VC5509A Hardware Designer’s Resource Guide》
注意C5000系列DSP的IO读写不再像单片机那种读、写GPIO寄存器了，是另外一种方式，需要适应一下。
顺便说明一下，按照TI的习惯，TI从来不认为GPIO是包含外围模块（Peripherals ）内的，而是属于CPU内核的范畴内的。
2、sprz200f.pdf 这个是讲芯片版本的，没什么大用。
经常让初学者很头痛，这时就看spru433j.pdf《TMS320C55x Chip Support Library API Reference Guide》这个文档，这个文档就把例程

简述tms320c5509a的结构组成

简述tms320c5509a的结构组成TMS320C5509A是德州仪器公司（Texas Instruments）推出的一款数字信号处理器（DSP）。

它是C55x系列中的一员，具有高性能、低成本和低功耗的特点。

TMS320C5509A主要用于音频处理、语音识别、图像处理、通信等领域。

TMS320C5509A的结构组成主要包括核心、存储器、外设和系统总线。

TMS320C5509A的核心是由一个定点乘法器、一个累加器和一个数据存储器组成的。

它采用了德州仪器公司独有的定点DSP技术，能够实现高速浮点运算和高精度定点运算，从而满足复杂的信号处理需求。

TMS320C5509A配备了丰富的存储器，包括程序存储器（ROM）和数据存储器（RAM）。

ROM用于存储DSP的程序代码，RAM用于存储数据和临时变量。

通过合理地分配存储器空间，可以充分利用TMS320C5509A的计算能力和存储能力。

第三，TMS320C5509A还集成了多种外设，如通用串行总线（USB）、通用异步收发器（UART）、多通道音频接口（McASP）等。

这些外设可以与其他设备进行数据交换和通信，实现与外部世界的连接和互动。

TMS320C5509A的系统总线起到连接各个部件的作用，包括数据总线、地址总线和控制总线。

通过系统总线，各个部件可以高效地进行数据传输和控制信号的交换，从而实现协同工作。

总结起来，TMS320C5509A的结构组成主要包括核心、存储器、外设和系统总线。

核心是实现信号处理功能的关键部分，存储器提供了丰富的数据存储空间，外设实现了与外部设备的连接和通信，系统总线起到连接各个部件的桥梁作用。

TMS320C5509A在各种领域的应用中，可以快速、高效地处理信号，满足不同应用场景下的需求。

基于TMS320C55xx DSP 第六章 DSP调试环境搭建(ccs安装)

驱动程序。
第六章 dsp开发环境
1、仿真器的 Windows 驱动程序（usb 口要安装）
⑴双击安装盘中的“开发系统驱动\USB”目录下的
usbdrv54x.exe 文件，然后再打开的页面中输入 ccs 的安装路径，例如 C:\CCStudio_v3.x ； ⑵此时驱动已经被拷贝到 C:\CCStudio_v3.1\icetek 目录下； ⑶然后把usb电缆连接到计算机的usb接口和usb仿真器上，计
第六章 dsp开发环境
设置 CCS 通过 ICETEK-5100USB 仿真器连接 ICETEK–VC5509A硬件环境进行软件调试和开发，具体实现步骤： ⑴ 双击桌面上图标：
进入 CCS设置窗口。
⑵在出现的窗口中按标号顺序进行如下设置：
第六章 dsp开发环境
第六章 dsp开发环境
⑶接着在下面的窗口中按标号顺序进行如下选择：
第六章 dsp开发环境
⑷在出现的窗口中按标号顺序进行如下设置：
第六章 dsp开发环境
（5）接着在下面的窗口中按标号顺序进行如下选择：
第六章 dsp开发环境
（6）在出现的窗口中按标号顺序进行如下设置：
第六章 dsp开发环境
（7）在出现的窗口中按标号顺序进行如下设置：
第六章 dsp开发环境
以上设置完成后，CCS已经被设置成 Emulator的方式(用仿真
算机将提示找到新硬件，选择否，然后点下一步。
第六章 dsp开发环境
第六章 dsp开发环境
⑷选择从列表或指定位置安装，然后点下一步；
第六章 dsp开发环境
⑸输入驱动所在的路径“C:\CCStudio_v3.1\icetek”,然后点下
一步，就可以安装好 USB接口驱动。

TMS320VC5509A引脚定义及功能说明(超级详细实用)

5 99 6 91
/INT4 /RESET
复位信号，低电平有效。使 DSP 终止程序执行并使得程序计数器指向 FF8000H 处。当引脚电平为高时，从程序存储器 FF8000H 处开始执行；影响寄存器和状态位；此引脚在使用时需要外接上拉电阻，以保
证其不处于不稳定状态导致 DSP 工作的不正常。
备注
I2C
外部设备时需要外接上拉电阻。
17 3 DP 18 4 DN
19 2 PU
20 105 AIN0 21 106 AIN1 22 85 TCK 23 82 TDI 24 81 TDO 25 86 TMS 26 84 /TRST
差分数据接收/发送(正向) 差分数据接收/发送(负向) 端口通过 1.5kΩ的上拉电阻接到 USB 总线的 D+端，DSP 可以通过编程来控制 PU 端口，从而控制设备与 USB 总线的连接与端口模拟输入通道 0 模拟输入通道 1 IEEE 标准 1149.1 测试时钟输入引脚 IEEE 标准 1149.1 测试数据输入信号 IEEE 标准 1149.1 测试数据输出信号 IEEE 标准 1149.1 测试方式选择信号 IEEE 标准 1149.1 测试复位信号
时钟输出引脚，可通过该引脚为另一处理器提供时钟；CLKOUT 周
9
15 CLKOUT
期为 CPU 的机器周期；当/OFF 为低电平时，CLKOUT 呈高阻状态。时钟信号
时钟振荡器输入引脚；若使用内部时钟，用来外接晶体电路；若使
10 13 X2/CLKIN 用外部时钟，该引脚接外部时钟输入。
11 14 X1
8 25 C7 存储空间 CE3 的 EMIF 片选信号存储器类
(EMIF.CE3)

基于TMS320VC5509A的多路同步数据采集与存储系统

统以ＴＳ２Ｖ５０Ａ为核心处理器，ＣＬＭ３０Ｃ５９ＰＤ为系统控制译码芯片提出了一种多路ＡＤ数据采集与存储系统的设计方案。充分／利用ＴＳ２Ｖ５０Ａ内置的ＵＢ口，构成一个数字采集处理和ＵＢＭ３０Ｃ５９Ｓ接Ｓ传输系统。简要介绍了系统的部分硬件和软件的设计，并分析了ＴＳ２Ｖ５０ＡＵＢ口模块的结构，给出了ＵＢ设备固件的设计和实现方案。Ｍ３０Ｃ５９Ｓ接Ｓ关键词：ＴＳ２Ｖ５０Ａ数据采集；固件协议栈Ｍ３０Ｃ５９；
黄霞，鲍慧，赵伟，田新成
（华北电力大学电子与通信工程系，河北保定０１０）７３０
摘要：ＴＳ２Ｖ５０Ａ是ＴＭ３０Ｃ５９Ｉ推出的新一代高性能低功耗数字信号处理芯片，并扩充了当今流行的ＵＢ设备接口模块。系Ｓ
Ａｕｔ－ｈａｎｅｙｈｏｏｕｔａｑｕｓｔｏｎａｔｒｇｅｓｓｅｂａｅｎｍｌｃｎｌｎｃｒｎｓｄａａ－ｃｉｉｉｎｄｓｏａｙｔｍｓｄｏＴＭＳ３０ｉｓ２ＶＣ５０９５Ａ
ＨＵＡＮＧａＢＡＯｉＺＨＡＯｅ，ＡＮｎｃｅｇＸｉ，Ｈｕ，ＷｉＴＩＸｉ・ｈｎ
ＡｂｔａｔＴ３０５ＯＡｉａｉｈｐｒｒｎｅｌｗ・ｏｒｆｅ —ｏｎＴ３０５ｘｔＤｇａＳｇａＰｏｅｓｒｔＢｓｃ：ＭＳ２ＶＣ５９ｈｇ・ｅｏｍａｃ，ｏｐｗｅ，ｘｄｐｉｔＭＳ２Ｃ５（ｒｓｆｉｍ）ｉｉｌｉｎｌｒｃｓｈＵＳｔｏｗｉ

本论文介绍一种以TI公司的TMS320VC5509A数字信号处理器为核心的-推荐下载

对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行高中资料试卷调整试验；通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术通关，1系电过，力管根保线据护敷生高设产中技工资术0艺料不高试仅中卷可资配以料置解试技决卷术吊要是顶求指层，机配对组置电在不气进规设行范备继高进电中行保资空护料载高试与中卷带资问负料题荷试22下卷，高总而中体且资配可料置保试时障卷，各调需类控要管试在路验最习；大题对限到设度位备内。进来在行确管调保路整机敷使组设其高过在中程正资1常料中工试，况卷要下安加与全强过，看2度并22工且22作尽22下可22都能2可地护1以缩关正小于常故管工障路作高高；中中对资资于料料继试试电卷卷保破连护坏接进范管行围口整，处核或理对者高定对中值某资，些料审异试核常卷与高弯校中扁对资度图料固纸试定，卷盒编工位写况置复进.杂行保设自护备动层与处防装理腐置，跨高尤接中其地资要线料避弯试免曲卷错半调误径试高标方中高案资等，料，编5试要写、卷求重电保技要气护术设设装交备备4置底高调、动。中试电作管资高气，线料中课并3敷试资件且、设卷料中拒管技试试调绝路术验卷试动敷中方技作设包案术，技含以来术线及避槽系免、统不管启必架动要等方高多案中项；资方对料式整试，套卷为启突解动然决过停高程机中中。语高因文中此电资，气料电课试力件卷高中电中管气资壁设料薄备试、进卷接行保口调护不试装严工置等作调问并试题且技，进术合行，理过要利关求用运电管行力线高保敷中护设资装技料置术试做。卷到线技准缆术确敷指灵设导活原。。则对对：于于在调差分试动线过保盒程护处中装，高置当中高不资中同料资电试料压卷试回技卷路术调交问试叉题技时，术，作是应为指采调发用试电金人机属员一隔，变板需压进要器行在组隔事在开前发处掌生理握内；图部同纸故一资障线料时槽、，内设需，备要强制进电造行回厂外路家部须出电同具源时高高切中中断资资习料料题试试电卷卷源试切，验除线报从缆告而敷与采设相用完关高毕技中，术资要资料进料试行，卷检并主查且要和了保检解护测现装处场置理设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。

指示灯实验

实验3.1 ：指示灯实验
一．实验目的 1．了解ICETEK–VC5509-A 板在TMS320VC5509DSP 外部扩展存储空间上的扩展。 2．了解ICETEK–VC5509-A 板上指示灯扩展原理。 3．学习在C 语言中使用扩展的控制寄存器的方法。二．实验设备计算机，ICETEK-VC5509-A 实验箱（或ICETEK 仿真器+ICETEK–VC5509-A 系统板+ 相关连线及电源）。三．实验原理 1．TMS320VC5509DSP 的EMIF 接口：存储器扩展接口(EMIF)是DSP 扩展片外资源的主要接口，它提供了一组控制信号和地址、数据线，可以扩展各类存储器和寄存器映射的外设。 - ICETEK–VC5509-A 评估板在EMIF 接口上除了扩展了片外SDRAM 外，还扩展了指示灯、DIP 开关和D/A 设备。具体扩展地址如下： 400800-400802h： D/A 转换控制寄存器 400003-400003h：板上DIP 开关控制寄存器 400001-400001h：板上指示灯控制寄存器 2.主程序 #include "myappine LBDS (*((unsigned int *)0x400001)) //定义拨码开关控制寄存器地址和寄存器类型 void INTR_init( void ); //声明中断初始化函数 void TIMER_init(void); //声明定时器初始化函数
} void CLK_int(void) //定义无参数时钟初始化函数 {ioport unsigned int *clkmd; //定义指向I/O空间 clkmd=(unsigned int *)0x1c00; //定义一个指向元符号整数的指针 clkmd *clkmd =0x0610;} //将时钟模式寄存器附值0x0610

MEMORY存储芯片TMS320VC5509APGE中文规格书

MAX UNIT
ns
ns
ns
ns
6.7 6.7 13.8
ns 13.8 13.8 13.8
6.7 13.8 ns 13.8
6.7 13.8 ns 13.8
Copyright © 2008–2014, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications 127
NO.
9
tc(AHCLKRX)
10 tw(AHCLKRX)
11 tc(ACLKRX)
12 tw(ACLKRX)
13 td(ACLKRX-AFSRX) 14 td(ACLKX-AXRV) 15 tdis(ACLKX-AXRHZ)
PARAMETER Cycle time, AHCLKR1 internal, AHCLKR1 output Cycle time, AHCLKR1 external, AHCLKR1 output Cycle time, AHCLKX1 internal, AHCLKX1 output Cycle time, AHCLKX1 external, AHCLKX1 output Pulse duration, AHCLKR1 internal, AHCLKR1 output Pulse duration, AHCLKR1 external, AHCLKR1 output Pulse duration, AHCLKX1 internal, AHCLKX1 output Pulse duration, AHCLKX1 external, AHCLKX1 output Cycle time, ACLKR1 internal, ACLKR1 output Cycle time, ACLKR1 external, ACLKR1 output Cycle time, ACLKX1 internal, ACLKX1 output Cycle time, ACLKX1 external, ACLKX1 output Pulse duration, ACLKR1 internal, ACLKR1 output Pulse duration, ACLKR1 external, ACLKR1 output Pulse duration, ACLKX1 internal, ACLKX1 output Pulse duration, ACLKX1 external, ACLKX1 output Delay time, ACLKR1 internal, AFSR output(7) Delay time, ACLKX1 internal, AFSX output Delay time, ACLKR1 external input, AFSR output (7) Delay time, ACLKX1 external input, AFSX output Delay time, ACLKR1 external output, AFSR output (7) Delay time, ACLKX1 external output, AFSX output Delay time, ACLKX1 internal, AXR1[n] output Delay time, ACLKX1 external input, AXR1[n] output Delay time, ACLKX1 external output, AXR1[n] output Disable time, ACLKX1 internal, AXR1[n] output Disable time, ACLKX1 external input, AXR1[n] output Disable time, ACLKX1 external output, AXR1[n] output