第3章布尔代数和数字逻辑

62
对SR触发器加以改进，得到J-K触发
器。（解决了不允许两个输入同时为1的问题，
Jack Kilby 的建议—集成电路发明者之一）
63
J-K触发器的特
征表，不会出 现不稳定的情 况。
64
另外一种改进，得到D-触发器
D-触发器是计算机寄存器和 存储器的基本单元电路
符号表达
65
由4个D-触发器组
在布尔逻辑和计算机硬件电路之间建
立起联系
学会如何分析和设计简单的逻辑电路 理解简单的数字逻辑电路如何组合在
一起形成复杂的计算机系统
2
运算器原理图：参见实验指导书
3

十九世纪末，英国数学家布尔发现人的逻 辑思维可以用数学表达式表达，于是诞生 了二进制的布尔逻辑代数。 当代计算机正是布尔逻辑代数思想的具体 实现
如何用电路表示？
7
布尔非简称“非”，
结果如表所示
有时以x´
或 x¬表
示非。
8
一个布尔函数必须满足下列条件：
• 有布尔变量；
• 有布尔操作； • 只有{0，1}二值之一
真值表是描述布尔操作的有效工
具之一
9

例如：构建下列函数的 真值表，即列出变量组 合值和函数结果值 为了清楚起见，表中包 含了中间计算变量


5
布尔代数是一种处理二值变量的逻辑数
学
◦ 在形式逻辑中，二值表达为“真”与“假” ◦ 在数字系统中，二值表达为“开”“关”、 “高”“低”、1，0）
布尔表达式表达了对布尔变量的操作
◦ 常见的三种操作是与（AND）,或（OR）, 非 （ NOT）
6
两个变量x,y的“与”
（布尔积）,“或”（布 尔或）的结果如表所示。
但是布尔本人并不是计算机逻辑电路的实现者， John Atanasoff and Claude Shannon 是最 早提出使用二值电路实现布尔逻辑的倡导者。

4

二十世纪中期，计算机曾被称为“思想机”或 “电脑（Electronic Brains）”,许多人谈起来 都害怕 如今，“电脑”一词仍沿用，但其仅是数字电路 的一个组织体，日常工作与生活中不可少的工具 布尔逻辑和当代计算机逻辑电路之间存在着紧密 的关系，本章的内容就是要学习布尔代数运算规 则并应用于二值数字电路分析。
输 入 线
选择控制线
52
4选1多路选择器电路
假定S0 = 1 ， S1 = 0, 哪一条I输入被 输出？
53

从下列电路，写出输出逻辑表达式和真值表
54

F=(xy+x) ⊕(xz)=x+yz+yz
55

当电路具有记忆功能时，其输出除了与当前 即时输入状态有关外还与先前的记忆状态有 关，称为时序逻辑电路
果的电路称为逻辑门电路
◦ 一个门电路由若干个晶体管组成的，但逻 辑上仅看作是一个单元 ◦ 一个集成电路由若干个门组成，实现特定 逻辑关系的变换
35
三种基本的逻辑门符号：直接对应着
其布尔操作（“与”门、“或”门、 “非”门）
36
“异或”门
试写出其表达式？
37
“与非”门
和“或非” 门是非常重 要的两个门

10

F(x,y,z)=xyz+xyz F(a,b,c)=ab+bc+abc
11
12
布尔代数表达式中的
优先权问题：
◦ 从高到低依次是
NOT AND
OR
13
数字电路和布尔代数的关系：
◦ 计算机中以数字电路实现布尔计算 ◦ 布尔表达式越简单电路实现起来越容易 （规模越小） ◦ 为此，需要千方百计化简布尔表达式 ◦ 简单的电路价格便宜、功耗小、运行速 度快
◦ 原变反，反变原，+变· ，·变+
23

F=x· (y+z)

F=x+(y · z)=x+yz
24

利用布尔恒等式证明吸收律
25

证明德摩根定律
提示：可用真值表法
26
两边相等成立
两边相等成立
27
练习：使用上述化简公式化简函数
28
从前面的简化过程看出，一种逻辑
关系可以有许多表达形式



基本的时序逻辑电路单元是触发器：SR, JK,D触发器是最常见也最重要
85
86

完成下列时序逻辑电路的真值表
71
72
数字电路的分析根据逻辑电路图的输
入得到输出 数字电路的设计指从真值表中设计出 逻辑电路图
73
嵌入式系统就是一种专用计算机系统，
日常生活用品中常见。例如，许多家 用电器。 其中用到了本章所讲的数字电路
74

74LS245 (双向寄存器)
75
布尔表达式的化简有多种方法和途径
14
布尔表达式化简的0-1定律：
（恒等式）
注：幂等律（idempotent)
15
交换律、结合律、分配律
16
吸收律、反演律（德摩根）、互补律
17

吸收律（补充）
◦ x+ y=x+y ◦ x( +y)=xy
反演律的扩充:可以扩展到
任意多个变量
18
成的4位寄存器及 其符号
66
一个时序逻辑
电路例子：
◦ 二进制计数器
练习画出脉冲
时序图
67

一个时序逻辑电路例子： 4 (words) x 3 (bits per word) memory
68
•
分析下面的组合逻辑电路实现的功能：
Figure 3.17 A Simple Two-Bit ALU
◦ 各两种表示 符号
38
任何逻辑关系都
可以仅仅使用 “与非”和“或 非”两种门电路 构成，所以它们 称为“全能”门
◦ 易生产、造价低
39
◦ 一个逻辑门电路可以有多个输入， 至多两个反相输出
40
门电路组合起来可从逻辑上实现表
达式的结果
图示电路组合在一起，实现下面
的逻辑表达式
41
当电路的输出仅与当前即时输入状态
31

化简下列函数
32

F(x,y,z)=(x+y)(x+y)
33

F(x,y,z)=(x+y)(x+y) =xy xy DeMorgan’s, double complete =(xx)(yy) associative =0 inverse
34
基于逻辑输入变量，产生逻辑输出结
补函数:补函数即原函数求反。 例如： 补函数
19
利用德摩根定律把函数F(x,y,x)=xy+xz+yz进行取 反 F= xy+xz+yz =xy xz yz =(x+y)(x+z)(y+z) (未化简）

20

F=x(y+z),写出其补函数式
21

F=x+yz
22
补函数可以直接从原函数写出来：
Q + +
Q Q Q
S a) 逻辑电路图
R
S
R
Βιβλιοθήκη Baidub) 逻辑符号
60
状态特征表是描述触发器的最佳
方法
◦ Q(t)是原状态：在时刻t触发器的状 态 ◦ Q(t+1) 是新状态：在时刻t+1，当下 一个时钟脉冲到来后触发器的状态
61

事实上，SR触发器 可看作有三个输入: S, R 和 Q，所以其 真值表如右 ◦ 注意：当S=R=1时， 存在输出状态不 定的可能
74LS245逻辑符号
76

74LS273(带清除端的8位寄存器)
77
VCC
1k
A0
78

四个输入端，16个输出端。管脚图
79

功能逻辑图 ，16个输出端同时只能有一个是低电平
80

真值表
81

阅读：
◦ 第1章 运算器
1.1 基本运算器实验 附录1，2，3
82
基本概念和术语：5，8，9，12，14，
有关时，称为组合逻辑电路。例如上 述例子：
42
一个组合逻辑电路的实例：
◦ 半加器，实现两位数字相加并产生 一位进位
43
利用一个异或门和一个与门实现半加
44
全加器除了本位和之外，还需要考虑低
位来的进位
全加器真值表如下：
45
由真值表直接写出Sum和carry_out表
达式„
46
◦ 这些形式从逻辑结果完全等价 ◦ 逻辑上等价的表达式有相同的真值表
为不至于引起混乱，通常采用两种
标准的规范表达式：
29
与-或（积之和）形式：变量之间先
“与”后“或”
或-与（和之积）形式：变量之间先
“或”后“与”
30

使用真值表直接写出“与或”表达式的方法：
◦ 把函数结果值为1的项直接写 出，然后相加（结果不一定是 最简式）
18 练习题：11,13,19,22,29,34,40,41
83

布尔逻辑是计算机实现的逻辑过程
布尔函数可完全由真值表来描述 逻辑门电路是实现布尔运算的小型电路 最基本的逻辑门电路是与、或、非门 异或门常用于加法器和奇偶校验 与非门和或非们又称为“全能”门
84

计算机中的电路由组合逻辑和时序逻辑 构成 组合逻辑电路的输出状态仅与当前的输 入逻辑变量有关 时序逻辑电路的输出状态依靠时钟控制 其状态的改变
◦ 时序逻辑电路具有“记忆”逻辑状态的能力 ◦ 时序逻辑电路利用序列时钟脉冲控制事件的发生 顺序
56
时序电路状态的改变仅发生在时钟
的某一点，这些点可能包括：
◦ 时钟的上升沿 ◦ 时钟的下降沿 ◦ 时钟电压的最高点 ◦ 时钟电压的最低点
57
发生在上升或下降沿的状态变化称为
边缘触发电路。(edge-triggered)
发生在最高或最低电平位置的状态变
化称为电平触发电路（Level-triggered）
58
时序逻辑电路依靠反馈来保持其状
态。反馈即把输出端引回到输入端
◦ 例如：输出端Q始终是0或1，Why?
59

一个最基本的时序逻辑元件：SR-触发 器及其逻辑符号(2-或非门) set/reset
(2或非门)
两位数的ALU实现与或非和加 –运算
The control lines, f0 and f1, determine • which operation is to be performed: 00 for addition (A+B), 01 for NOT A, 10 for A OR B, 11 for A AND B
器件，常用于对地址总线上的存储单 元地址进行译码
◦ 例如：输入端n条地址线高低电平的组合， 输出端可产生2n种状态之一。
50
一个2-4线译码器
若x=0,y=1, 哪条输出端 是高电平？
51
多路选择器：用于
从多个输入中选择 一个输出
◦ 由选择控制线控制哪 一路可以输出 ◦ n条输入线需要 log2n 条控制线
sum=x⊕y⊕carry_in carry_out = xy+ (x⊕y) carry_in
47
全加器实现电路
(x⊕y)
等价符 号
xy
(x⊕y) carry_in
48
把上述全加器连接起来构成串行加法
器（波纹进位加法器ripple）
缺点是高位需要等待低位的进位，速度慢
49
译码器是另一种重要的组合逻辑电子