第5章 模拟信号的采集

结果 选择
结果开关
双 排 序 模 式
排序器仲裁 结果 选择
状态 指针
状态 指针
软件 外部引脚
触发启动排序 软件
触发启动排序
顺序采样&同步采样
ADC模块可以工作于顺序采样和同步采样模式，由 ADCTL3的SMOD_SEL位决定。每次转换时，所选择的模 拟输入通道是由ADC通道选择排序控制器 （ADCCHSELSEQn）中的位域CONVnn确定的。
R17 5.1KΩ
AD_IN7
输入 0~3.3V
LM358内部结构
OUT1
1
8
Vcc
IN1(-) 2
_
7 + 6 +
_
OUT2
IN1(+) 3
IN2(-)
VEE
4
5
IN2(+)
5.3.1 采样和采样定理
采样定理(奈奎斯特采样定理）： 设连续信号X(t)的最高频率为fm,以等间隔Ts(Ts称为采样周期， fs=1/Ts称为采样频率)对X(t)进行采样，得到Xs(t)。如果 fs>2fm，则Xs(t)保留了X(t)的全部信息（即可以从Xs(t)不失 真地恢复出X(t)）。 具体来讲，一个频率为1KHz的正弦波信号，如果采样频率 为1KHz或者2KHz,显然不能恢复出正弦波信号的轮廓，采用 4KHz、8 KHz、16KHz虽然可以恢复出此正弦信号，但显然 采样频率越高，得到的数据量也越多。工程上一般取最高信 号频率的3~5倍作为采样频率。 • A/D转换就是将模拟信号转换为数字信号的过程。一般可 分为取样、保持、量化、编码四个步骤。
项目要求
• 使用两路模拟信号源，产生两路频率、幅度可调的正弦波。 • 用示波器监测正弦波信号1、2的输出幅度为0~5V。用连 线将正弦波信号1、2的输出接到AD转换单元的输入 AD_IN0和AD_IN7。 • 通过F2812的A/D转换模块得到相应的数字量，利用CCS 的数据可视化功能，在CCS的View/Graph菜单窗口观察 该数据波形是否与输入波形一致。 • 本项目使用DSP自带的ADC转换器采集信号源的信号。并 将采集到的信号储存到指定的内存区域。对于输入的模拟 信号，通过调理电路，保证输入信号最大为3.3V。 • 通过软件设置ADC通道为2路，此处使用0、7通道，转换 次序为先0通道再7通道，采集结果分别存入RESULT0和 RESULT7。ADC的启动由EVA的定时比较事件来启动。
5.3.2 A/D转换的主要指标
• A/D转换位数和A/D分辨率：
A/D分辨率是指A/D转换对输入电压微小变化响应能力的度量，它是数 字输出的最低有效位（LSB）所对应的模拟输入电平值。若输入电压的 满刻度值用VFS表示，转换器的位数为n，则分辨率为VFS/2n。正是由 于分辨率与转换器的位数n有关，所以一般用位数表示，如8位、10位、 12位、16位等。 例如，对于8位ADC，单极性输入0~5V，分辨率=28=256位。而对于12位 的ADC，双极性输入-5~+5V,数字量为-2048~+2047，它能分辨的最小 输入信号是△=10V/2096=2mV，分辨率=212=4096位。
在顺序采样模式下，CONVnn的4位都用于说明转换的输入 引脚。高位 说明输入引脚与哪个采样保持器相连，低3位确 定偏移量。如CONVnn=0101b,则ADCINA5将选择作为输入 端；如果CONVnn=1101b,则ADCINB5将选择作为输入端。
在同步采样模式下，CONVnn的高位被忽略，每个采样保 持缓冲器都是通过偏移量来与信号相连。如 CONVnn=0110b,则采样保持器A对ADCINA6进行采样，同 时，采样保持器B对ADCINB6进行采样。
AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 1; // 使能EVASOC启动 SEQ1
AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 = 1; // 使能 SEQ1中断 (每 个EOS)
配置 EVA
// 假设EVA时钟在系统初始化 InitSysCtrl()中已使能; EvaRegs.T1CMPR = 0x0380; //设置EVA定时器1 的比较寄存器的值 EvaRegs.T1PR = 0x0FFF; //设置EVA定时器1的 周期寄存器的值 EvaRegs.GPTCONA.bit.T1TOADC = 1; // 设置EVA定时 器1下溢启动ADC EvaRegs.T1CON.all = 0x1042; // 设置T1为连续增计 数，启动T1定时器 // 等待 ADC 中断 while(1) { LoopCount++; } }
DSP技术及应用
多媒体教学系统
制作：李金明
兰州石化职业技术学院
退出
第5章 模拟信号的采样
主要内容
A/D转换基本知识 F2812 A/D转换模块 F2812 A/D转换应用编程
ADC的作用
• 在通常的DSP系统中，DSP作为核心芯片只能处 理数字信号，而实际控制系统经常需要采集电压、 电流等模拟量参数，这就需要通过一定的前向通 道和后向通道将DSP系统与实际系统联系起来。 所谓前向通道，就是将实际系统的物理信号转换 成数字信号的通道。通常由传感器、抗混叠滤波 电路、信号调理电路、采样保持电路，以及A/D 转换电路构成。DSP的前向通道的性能在很大程 度上决定了A/D转换电路的速度、精度等性能。
每次转换的通道可通过两个功能强大的自动排序器设定； 两个采样/保持器，采样时间可独立控制，可以实现同时或顺序采样； 16个结果寄存器存放A/D转换结果，转换后的数字量表示为： 多个触发源启动A/D转换过程（SOC）：1）S/W－软件立即启动；2）
16通道模拟输入，可配置为2个独立的8通道模块，分别服务于EVA和 灵活的中断控制，允许每个或每隔一个序列转换结束产生中断请求； 12位分辨率，0－3V模拟输入电压范围，转换速率可高达12.5MSPS； EVA、EVB启动A/D转换；3）外部引脚GPIOE1/XINT2_ADCSOC。 数字值＝4095×（输入模拟量－ADCLO）/3 EVB，也可以级联构成一个16通道模块；
• 转换时间和转换速率： • 转换时间：ADC完成一次转换所需要的时间，即 从启动信号开始到转换结束并得到稳定的数字输 出量为止的总时间。一般来说，转换时间越短， 转换速度越快。 • 转换速率：1s 时间内能完成转换的次数，即转换 时间的倒数。单位为kHz,MHz。例如，AD570的 转换时间为25us，其转换率为40kHz。 TMS320C2812的ADC在25MHz时最高转换速率 为ADCLK或12.5MHz。 转换精度： ADC输出的实际数字量与理想数字量之间有一 定的误差，这种误差来自两方面：量化误差和器 件误差。 一般来说，转换精度总是低于其分辨率的。
开始
系统初始化
主 程 序 流 程
PIE 控制寄存器初始化
PIE 中断向量表初始化
ADC 初始化
定时器初始化
等待中断
void main(void) { InitSysCtrl(); // 设置PLL, 看门狗，使能外设时钟 //设置系统高速时钟 EALLOW; SysCtrlRegs.HISPCP.all = 0x3; // HSPCLK = SYSCLKOUT/6 EDIS; // 关中断 DINT; InitPieCtrl(); //初始化PIE控制寄存器 IER = 0x0000; //禁止所有的中断 IFR = 0x0000; //中断标志清零 InitPieVectTable(); //初始化PIE中断相量表 //将中断服务程序入口地址写入PIE中断相量表 EALLOW; //允许修改寄存器 PieVectTable.ADCINT = &adc_isr; EDIS; // 禁止修改寄存器
F2812的ADC模块功能框图
2个采样/保持器 1个A/D 转换器 16个转换结果寄存器
16个模拟输入通道
多个触发源 2个排序器
自动转换排序器的工作原理


ADC模块包含两个独立的8状态排序器（SEQ1和SEQ2）；
两个排序器可级联构成一个16状态排序器（SEQ）；
排序器的用途：用于实现启动一组（1～16通道）A/D转换 时通过编程选定模拟输入通道； 借助于排序器，ADC模块每次可以对一系列转换进行自动 排序，这样每收到一个SOC信号，能自动实现多个A/D转换。 当全部转换结束后，转换结果依次保存到ADCRESULT0～ ADCRESULTn（n≤15）中。
信号调理电路
+5V
ADC_B0 C10
0.1 F
1 2 AVSS
1OUT 1INLM358
VCC 8 2OUT 7 2IN- 6 2IN+ 5 ADC_B7 C7
AD_IN0
R10 5.1KΩ R11 10KΩ
3 1IN+ 4 GND
0.1 F
AVSS
输入 0~5V
AVSS
R18 10KΩ AVSS
连续排序模式和启动-停止排序模式
排序器可以工作在连续排序模式和启动停止排序模式。 在连续排序模式时，第1轮转换结束后 （SEQ CNTRn递减到0时），又继续进行 第2轮转换； 在启动-停止排序模式下，排序指针指到 当前的通道。 模式选择由ADCTRL1的CONT RUN位决 定。
AD模块相关寄存器
• ADCTRL1
ADCTRL2
ADCTRL3
程序讲解
• [1] 首先进行头文件引用，系统变量声明。
#include "DSP281x_Device.h" // 引用头文件 #include "DSP281x_Examples.h" // 中断服务程序声明 interrupt void adc_isr(void); // 声明全局变量 Uint16 LoopCount; Uint16 ConversionCount; Uint16 input1[256]; Uint16 input2[256];