EDA-洗衣机控制器设计

沈阳理工大学
2010年12月21日
主要内容：
设计一个洗衣机控制器，要求洗衣机有正转、反转、暂停三种状态。设定洗衣机的工作时间，要洗衣机在工作时间内完成：定时启动正转20秒暂停10秒反转20秒暂停10秒定时未到回到“正转20秒暂停10秒……”，定时到则停止，同时发出提示音。
基本要求：
1、设计一个电子定时器，控制洗衣机作如下运转：定时启动正转20秒暂停10秒反转20秒暂停10秒定时未到回到“正转20秒暂停10秒……”，定时到则停止；
2、设计框图
定时时间未到
二、设计步骤和调试过程
1、总体设计电路
洗衣机控制器电路主要有五大部分组成，包括：减法计数器、时序控制电路、预置时间和编码电路、数码管显示、译码器组成。
具体电路如下图所示：
2、模块设计和相应模块程序
⑴数码管显示
实现数码管显示
Library iee;
Use ieee.std_logic_1164.all;
＂1000＂=> ＂1111111＂
＂1001＂=> ＂1111011＂
End table;
a<=temp(6);b<=temp(5);c<=temp(4);d<=temp(3);e<=temp(2);f<=temp(1);
g<=temp(0);
end rtl
⑵时序电路
Library ieee;
Use ieee.std_logic_1164.all;
End if;
End if;
End if;
End process;
End rtl;
⑶预置时间和编码电路
Library ieee;
Use ieee.std_logic_1164.all;
Entity encode is
Port(
Bcd : in std_logic_vector(3 downto o);
A,b,c,d,e,f,g: out std_logic
);
End encode;
Architecture rtl of encode is
Signal temp0);
Variable wash_time:integer range 0 to 9;
Variable state:std_logic;
Variable wash_time:integer :=21;
Variable wash_time:integer :=9;
Begin
If(en=’0’)wash_time:=’19’;wait_time:=’9’;state:=’0’;
2、若定时到，则停机发出音响信号；
3、用两个数码管显示洗涤的预置时间（分钟数），按倒计时方式对洗涤过程作计时显示，直到时间到停机；洗涤过程由“开始”信号开始；
4、三只LED灯表示“正转”、“反转”、“暂停”三个状态。
一、总体设计思想
1、基本原理
洗衣机控制器的设计主要是定时器的设计。由一片FPGA和外围电路构成了电器控制部分。FPGA接收键盘的控制命令，控制洗衣机的进水、排水、水位和洗衣机的工作状态、并控制显示工作状态以及设定直流电机速度、正反转控制、制动控制、起停控制和运动状态控制。对芯片的编程采用模块化的VHDL (硬件描述语言)进行设计，设计分为三层实现，顶层实现整个芯片的功能。顶层和中间层多数是由VHDL的元件例化语句实现。中间层由无刷直流电机控制、运行模式选择、洗涤模式选择、定时器、显示控制、键盘扫描、水位控制以及对直流电机控制板进行速度设定、正反转控制、启停控制等模块组成，它们分别调用底层模块。
Begin
Table
Bcd => temp;
＂0000＂=> ＂1111110＂;
＂0001＂=> ＂0110000＂
＂0010＂=> ＂1101101＂
＂0011＂=> ＂1111001＂
＂0100＂=> ＂0110011＂
＂0101＂=> ＂1011011＂
＂0110＂=> ＂1011111＂
＂0111＂=> ＂1110000＂
Use ieee.std_logic_unsigned.all
Entity shixu is
Port(cp,en,rd:in std_logic;
Q1,q2:out std_logic);
End shixu;
Architecture rtl of shixu is
Begin
Process(cp)
Variable wash_time:integer range 0 to 19;
End if;if(en=’0’)then wash_time:=21;Q1<=’0’;Q2<=’0’;
Else if (cp’event and cp=’1’)
Then if (rd=’1’)then if (wash_time>0)
Then wash_time:=20;state:=not state;
End if; end if; end if;
If(wash_time=0)then Q1<=’0’;Q2<=’0’;else if (state=’0’)
Then Q1<=’1’;Q2<=’0’; else Q1<=’0’;Q2<=’1’;
End if; end if;
Else Q1<=’0’;Q2,=’0’;