用与非门组成的3线-8线译码器课程设计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
哈尔滨理工大学
软件学院
课程设计报告
课程数字IC设计(双语)
题目 3线-8线译码器
班级集成12—1
专业集成电路设计与集成系统学生张铭
学号 1214020130 指导教师陆学斌
2014年12月31日
目录
1、课程设计目的介绍………………………………………………
2、课程设计题目介绍………………………………………………
3、课程设计报告内容………………………………………………
4、体会总结…………………………………………………………
5、参考书目…………………………………………………………
1.课程设计目的
训练学生综合运用学过的数字集成电路的基本知识,独立设计相对复杂的数字集成电路的能力。
2.课程设计题目
用与非门组成的3线-8线译码器
3.课程设计报告内容
3.1 设计要求
按题目要求的逻辑功能进行设计,电路各个组成部分须有设计说明;
必须采用网表输入法;
3.2 设计内容
拿到题目后首先进行电路设计。然后在微机上进行HSPICE网表输入、编译和软件仿真,满足设计要求。
3.3 查找有关书籍设计电路原理图
3.4 根据原理图编写网表
*74 HC138
.include 'd:\lib\180nm_bulk.l'
.param Supply=1.8
.global Vdd Gnd
.opt scale=0.1u
Vdd Vdd Gnd 'Supply'
.subckt nand ina inb inc ind out
mpa out ina Vdd Vdd PMOS l=2 w=8 ad=8 pd=8 as=40 ps=40 mpb out inb Vdd Vdd PMOS l=2 w=8 ad=8 pd=8 as=40 ps=40 mpc out inc Vdd Vdd PMOS l=2 w=8 ad=8 pd=8 as=40 ps=40 mpd out ind Vdd Vdd PMOS l=2 w=8 ad=8 pd=8 as=40 ps=40 mna out ina x Gnd NMOS l=2 w=16 ad=16 pd=16 as=80 ps=80 mnb x inb y Gnd NMOS l=2 w=16 ad=16 pd=16 as=80 ps=80 mnc y inc z Gnd NMOS l=2 w=16 ad=16 pd=16 as=80 ps=80 mnd z ind Gnd Gnd NMOS l=2 w=16 ad=16 pd=16 as=80 ps=80 .ends
.subckt nor ina inb inc out
mpa out ina x Vdd PMOS l=2 w=12 ad=12 pd=12 as=60 ps=60 mpb x inb y Vdd PMOS l=2 w=12 ad=12 pd=12 as=60 ps=60 mpc y inc Vdd Vdd PMOS l=2 w=12 ad=12 pd=12 as=60 ps=60 mna out ina Gnd Gnd NMOS l=2 w=2 ad=2 pd=2 as=10 ps=10 mnb out inb Gnd Gnd NMOS l=2 w=2 ad=2 pd=2 as=10 ps=10 mnc out inc Gnd Gnd NMOS l=2 w=2 ad=2 pd=2 as=10 ps=10 .ends
.subckt Inverter in out
mpa out in Vdd Vdd PMOS l=2 w=4 ad=4 pd=4 as=20 ps=20 mpb out in Gnd Gnd NMOS l=2 w=2 ad=4 pd=4 as=10 ps=10 .ends
x1 s1 s1b Inverter
x2 s1b s2b s3b s nor
x3 a0 a0b Inverter
x4 a1 a1b Inverter
x5 a2 a2b Inverter
x6 a0b a0bb Inverter
x7 a1b a1bb Inverter
x8 a2b a2bb Inverter
x9 a0b a1b a2b s y0b nand
x10 a0bb a1b a2b s y1b nand
x11 a0b a1bb a2b s y2b nand
x12 a0bb a1bb a2b s y3b nand
x13 a0b a1b a2bb s y4b nand
x14 a1b a2bb a0bb s y5b nand
x15 a0b a2bb a1bb s y6b nand
x16 a1bb a0bb a2bb s y7b nand
Cinv y1b Gnd 6000f
Vs1 s1 Gnd pulse 0 'Supply' 7.5ns 200ps 200ps 130ns 140ns Vs2b s2b Gnd pulse 'Supply' 0 0ns 200ps 200ps 100ns 110ns Vs3b s3b Gnd pulse 'Supply' 0 0ns 200ps 200ps 65ns 75ns Va0 a0 Gnd pulse 0 'Supply' 0ns 200ps 200ps 17.5ns 35ns Va1 a1 Gnd pulse 0 'Supply' 0ns 200ps 200ps 40ns 80ns Va2 a2 Gnd pulse 0 'Supply' 0ns 200ps 200ps 70ns 140ns .tran 100ps 140ns
.plot tran V(s1)
.end