测试3线-8线译码器74LS138D的功能
74ls138芯片的功能
74ls138芯片的功能
74LS138芯片是一种3-8译码器/解码器芯片，常用于数字电路设计中。
它的主要功能是将三位二进制输入信号转换为八个输出信号，用于实现多种不同的功能，如地址译码、数据选择等。
74LS138芯片有三个输入引脚，分别是A0、A1和A2，用于
输入三位的二进制编码。
它还有八个输出引脚，分别是Y0、
Y1、Y2、Y3、Y4、Y5、Y6和Y7，用于输出相应的二进制
编码。
在74LS138芯片中，输入信号通过内部逻辑电路被译码为活
动低电平信号，也就是说当对应的输入信号为“0”时，相应的
输出引脚会输出低电平。
而当对应的输入信号为“1”时，相应
的输出引脚会输出高电平。
作为一个3-8译码器/解码器，74LS138芯片可以实现多种不同的功能。
最常见的应用是地址译码。
在一个多路复用器中，当控制信号为三位二进制编码时，使用74LS138芯片可以将对
应的输入信号译码为八个输出信号，用于选择相应的通路。
此外，74LS138芯片还可以用于数据选择。
通过将输入信号与
选择信号进行逻辑与门操作，可以选择我们想要的数据进行输出，而将其他数据屏蔽。
此外，74LS138芯片还有一些其他的应用，例如时序控制，多
功能逻辑控制等。
通过合理的配置输入信号和选择信号，可以实现不同的功能。
总结起来，74LS138芯片是一种常用的3-8译码器/解码器芯片，它能够将三位的二进制输入信号译码为八个输出信号，用于实现多种不同的功能。
它在数字电路设计中具有广泛的应用，如地址译码、数据选择、时序控制等。
三位二进制译码器-74LS138
H H H H L H H H H H H
H H H H H L H H H H H
H H H H H H L H H H H
H H H H H H H L H H H
H H H H H H H H L H H
H H H H H H H H H L H
H H H H H H H H H H L
3. 逻辑符号
D1
输
D2 D3 D4 D5
出
D6 D7
使能端 的作用
G1 G 2 A G2 B
× × L H H H H H H H H H × × L L L L L L L L × H × L L L L L L L L
译码 功能
× × × × × × L L L L L H L H H L H L H H H H
&
G=G 1⋅G 2A⋅ G 2B
3线/8线译码器
G 2B
输入 缓冲门
1 1
1 1
1 1
B2 B1 B0
1
G1 G 2A
3功能表
74LS138 的功能表
输 入 B2 B1 B0 D0 × × × L H L H L H L H H H H L H H H H H H H
三位二进制译码器—74LS138
——常用中规模集成译码电路 1. 内部结构 2. 功能表 3. 逻辑符号 4. 扩展 5. 应用—实现逻辑函数 6.管脚排列
1. 74LS138最小项译码器的电路结构
D7 D6 D5 D4 D3 D2 D1 D0
Di = G ⋅ mi
&
&
&
&
&
&
74LS138管脚功能【精选】
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74ls138功能
74ls138功能74LS138是一种三线至八线译码器/多路复用器集成电路。
它的功能是将三个输入线（A, B, C）的组合编码转换成八个输出线之一（Y0-Y7）。
74LS138由两个部分组成：译码器和多路复用器。
译码器功能：它的主要功能是将输入的三位二进制代码（A, B, C）转化为对应的八个输出线之一（Y0-Y7）。
当输入的二进制代码与译码器的内部逻辑相匹配时，相应的输出线Y0-Y7被激活（置1），其余的输出线则被禁用（置0）。
译码器使用了多个与门和非门来实现这一功能。
多路复用器功能：多路复用器的功能是根据A, B, C三个输入线的状态，将输入的八个数据线（D0-D7）中的一个复制到输出线（Y）上。
由于译码器部分已经实现了对应关系，所以多路复用器只需要将对应的输入线连接到输出线即可。
74LS138的特点：1. 它是一种低功耗TTL（Transistor-Transistor Logic）电平集成电路。
2. 由于采用了多个与门和非门的组合，所以能够实现高速的编码和译码功能。
3. 使用了三输入线，八输出线的结构，适用于处理三位二进制的多路选择问题。
4. 输出线具有驱动能力，可以连接较高负载电器。
5. 内部结构简单，易于集成和使用。
应用领域：74LS138广泛应用于数字电子系统中的地址译码、信号切换和信号分发等方面。
例如，它可以被用作存储器的地址译码器，将不同的地址对应到存储器的不同单元，使得系统能够选择正确的存储器单元读取或写入数据。
另外，它还可以用于多路选择器或多路复用器，将多个输入信号中的一个选择输出。
总之，74LS138是一种功能强大、应用广泛的译码器/多路复用器集成电路，能够高效地处理二进制编码和多路选择问题。
74ls138功能介绍
74ls138功能介绍
74LS138是一个3-8位多路编码器，中文称作3-8位多路选择器，它是一种典型的电路集成设备，也就是集成电路，是美国贝尔实验室公司以Schottky技术设计生产的一款常用的低功耗数字电路。
74LS138用途多样，最常见的应用是用来做地址选择，或条件选择等功能的手段。
它的基本结构和功能有助于解决电子设备中比较复杂的运算路径问题。
74LS138由一个核心和两个要素组成，它有三个数据输入端：A0、A1、A2分别对应选择信号，不同的选择信号可以控制多个数据输出端Y0-Y7，有八位输出，每个输出都有一个单独的输出端。
74LS138剩余两个输入端有什么功能呢？它们是入端和修正端，输入端遵守电平小布局七段码规则，输入端可控制单路和多路输出，就是说一个输入端的电平可以引导8个输出端的电平，控制不同的输出端的电平，这样可以给数据结构赋值；而修正端CN1让其入端能够选择不同的某一个输出端，加快这8个输出端的工作速度。
74LS138可以用在许多应用场合中，它可以将3位二进制编码信号转换为8组不同的分离控制信号，对比较复杂的多路信号控制有非常好的用途，在数据处理中它也起着至关重要的作用，常常和过程计算机一起使用来负责程序的加载、编辑等工作。
总的来说，74LS138是一块非常有用的集成电路，它可以将一个三位二进制信号转换成八路不同的控制信号，同时具有非常优良的特性，它的功耗极低，运算特性也极好，作为一款常用的基础电路，被普遍应用于各类计算机、测控、汽车、村村电路等设备中。
数电检测题1-3及答案
数电检测题1及答案一、填空题（20分）1．数字信号只有 和 两种取值。
2．十进制123的二进制数是 ；八进制数是 ；十六进制数是 。
3．设同或门的输入信号为A 和B ，输出函数为F 。
若令B=0，则F= 若令B=1，则F=4．三态门的输出有 、 、 三种状态。
5．设JK 触发器的起始状态Q=1 若令J=1，K=0，则=+1n Q 。
若令J=1，K=1，则=-1n Q 。
6．BCD 七段翻译码器输入的是 位 码，输出有 个。
7．一个N 进制计数器也可以称为 分频器。
8．有一个6位D/A 转换器，设满度输出为6.3V ，输入数字量为110111，则输出模拟电压为 。
9．设ROM 容量为256字×8位，则它应设置地址线 条，输出线 条。
10．用256字×4位RAM ，扩展容量为1024字×8位RAM ，则需要 片。
二 、选择题（20分）1． 离散的，不连续的信号，称为（ ） A 、模拟信号 B 、数字信号2． 组合逻辑电路通常由（ ）组合而成。
A 、门电路 B 、触发器 C 、计数器3． 十六路数据选择器的地址输入（选择控制）端有（ ）个 A 、16 B 、2 C 、4 D 、84． 一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ） A 、4：6 B 、1：10 C 、4：10 D 、2：4 5． 能实现脉冲延时的电路是（ ）A 、多谐振荡器B 、单稳态触发器C 、施密特触发器6．8线—3线优先编码器的输入为70I I - ，当优先级别最高的7I 有效时，其输出012Y Y Y 的值是（ ）A 、111B 、010C 、000D 、1017．JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A 、J=K=0 B 、J=K=1 C 、J=O ，K=18．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）A 、1011—0110—1100—1000—0000B 、1011—0101—0010—0001—0000 9．有一位二进制数码需要暂时存放起来，应选用（ ）A、触发器B、2选1数据选择器C、全加器10．EPROM是指（）A、随机读写存储器B、可编程逻辑阵列可编程只读存储器 D、可擦除可编程只读存储器三、判断题（10分）1、n个变量的逻辑函数，其全部最小项共有n个。
ls138译码器内部电路逻辑图功能表简单应用
74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138<74ls138译码器内部电路>3线-8线译码器74LS138的功能表<74ls138功能表>无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出<74ls138逻辑图>由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
74ls138工作原理
74ls138工作原理
74LS138是一种3-8译码器，其工作原理如下：
该芯片有3个输入引脚（A0，A1，A2）和8个输出引脚
（Y0-Y7）。
输入引脚组合决定了哪个输出引脚将处于低电平状态，其余引脚则保持高电平状态。
在一个典型的情况下，输入引脚A0、A1和A2可以产生8个不同的输入组合。
每个组合决定了一个输出引脚处于低电平状态，而其他引脚则处于高电平状态。
通过输入引脚的不同组合，可以选择其中一个输出引脚处于低电平状态。
这对于选择不同的输出信号或驱动其他逻辑电路非常有用。
简而言之，74LS138将3个输入引脚的不同组合映射到8个输出引脚中的一个，从而实现了输入和输出之间的译码和转换功能。
这是一种常用的数字电路芯片。
实验三组合逻辑电路二
c
d
h
共阳极 COM
数码管内部结构和外管脚排列
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
实验三
五.实验预习
组合逻辑电路二
预习： (1)复习译码器/数据分配器的工作原理和特点。
(2)复习译码器/数据分配器的应用方法。
(3)复习译码器的扩展使用及设计方法。
实验三
六.实格和分析实验数据。 2.总结用集成电路进行各种扩展应用的方法。 3.比较使用门电路组成组合电路和应用专用集成电路各有什么优缺点。
实验三 组合逻辑电路二
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
若有 n 个输入变量， 则有 2n 个输出端。
每一个输出函数对应于 2n 个输入变量的最小项。
（1）3-8线译码器74LS138
16
1 A 0 V cc 2 A1 3 A2
0 0 1
74LS248 外引脚图
七段共阴译码器 74LS248 功能表
实验三 组合逻辑电路二
数码管按照内部发光二极管公共端的连接方法不 同，分为共阴数码管和共阳数码管，前者输入高 电平时亮，后者输入低电平时亮
ab cd e fgh
g f COM a b
实验一基本门电路的逻辑功能测试
实验一基本门电路的逻辑功能测试一、实验目的1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。
2、了解测试的方法与测试的原理。
二、实验原理实验中用到的基本门电路的符号为：在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。
三、实验设备与器件1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、相应74LS系列芯片若干。
四、实验内容测试TTL门电路的逻辑功能：a）测试74LS08（与门）的逻辑功能。
b）测试74LS32（或门）的逻辑功能。
c）测试74LS04（非门）的逻辑功能。
d）测试74LS00（与非门）的逻辑功能。
e）测试74LS02（或非门）的逻辑功能。
f）测试74LS86（异或门）的逻辑功能。
五、实验步骤1、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。
2、测试各个芯片的逻辑功能六、实验报告要求1.画好各门电路的真值表表格，将实验结果填写到表中。
2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。
实验二编码器及其应用一、实验目的1.掌握一种门电路组成编码器的方法。
2.掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。
二、实验原理1、8-3线优先编码器74LS148编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表6-2，它的逻辑图见图6-2。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端7至I0递减。
输入输出EI 0 1 2 3 4 5 6 7 A2A1A0GS EOH ××××××××H H H H HL H H H H H H H H H H H H LL ×××××××L L L L L HL ××××××L H L L H L HL ×××××L H H L H L L HL ××××L H H H L H H L HL ×××L H H H H H L L L HL ××L H H H H H H L H L HL ×L H H H H H H H H L L HL L H H H H H H H H H H L H3、10-4线优先编码器74LS14774LS147的输出为8421BCD码，它的逻辑图见图6-3，其功能表为：输入输出5 6 7 8 9 D C B A GS1 2 34H H H H H H H H H H H H H 0××××××××L L H H L 1×××××××L H L H H H 1××××××L H H H L L L 1×××××L H H H H L L H 1××××L H H H H H L H L 1×××L H H H H H H L H H 1××L H H H H H H H H L L 1×L H H H H H H H H H L H 1L H H H H H H H H H H H L 174LS147逻辑图三、实验设备与器材1、数字逻辑电路实验箱。
74LS138管脚功能的主要 介绍
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
任务一：测试3线—8线译码器74LS138逻辑功能。
2.1待开发软件的一般描述本软件旨在为图书馆系统管理员来管理图书馆书数目的增加、更新、删除、查询、对读者个人信息的查询、更改、删除；图书管理员可以借阅、归还图书；读者可以借阅、归还、预定图书、对个人信息的查询等。
2.2待开发软件的功能不通过图书馆管理系统密码管理图书查询图书借阅图书预定图书更新读者留言板系统维护身份验证重新验证退出正常退出2.3用户特征用户和访客具有基础计算机使用常识的人，图书管理人员对整个图书系统要有基本了解，并对计算机熟练操作，数据库较为熟练。
2.4运行环境(1)硬件环境客户机：普通pcCPU:P41.8GHz以上内存：256MB以上能够运行IE5.0以上或者Netscape4.0以上版本的机器分辨率：推荐使用1024*768像素Web服务器CPU: P41.0GHz内存：1G以上硬盘：80GB以上网卡：K Mb/s速度数据库服务器CPU: P42.0GHz内存：1GB以上硬盘：80GB以上(2)软件环境操作系统：UNIX/Linux/window2000或以上版本2.5条件与限制考虑到本软件使用的广泛性，在设计时应注意软件的可移植性，能方便地将其移植到手机，平板电脑等硬件平台。
因本软件管理的信息属于个人隐私信息，必须注意信息的安全防范。
同时应以标准的数据格式来实现，以方便数据的共享。
3-8译码器74LS138
3-8译码器74LS138引脚图及真值表
74LS138除了3线到8线的基本译码输入输出端外，为便于扩展成更多位的译码电路和实现数据分配功能，74LS138还有三个输入使能端EN1，EN2A和EN2B。
74LS138真值表和内部逻辑图
74LS138真值表和内部逻辑图分别见表1和图1（a）。
图1（c）所示符号图中，输入输出有效用极性指示符表示，同时极性指示符又标明了信号方向。
74138的三个输入使能（又称选通ST）信号之间是与逻辑关系，EN1高电平有效，EN2A 和EN2B低电平有效。
只有在所有使能端都为有效电平（EN1EN2A EN2B=100）时，74138才对输入进行译码，相应输出端为低电平，即输出信号为低电平有效。
在EN1EN2A EN2B≠100时，译码器停止译码，输出无效电平（高电平）。
图1 3线－8线译码器74LS138
（a）逻辑图（b）方框图（c）符号图
表1 74LS138真值表
集成译码器通过给使能端施加恰当的控制信号，就可以扩展其输入位数。
以下用74138为例，
说明集成译码器扩展应用的方法。
图3中，用两片74138实现4线/16线的译码器。
图3 74138扩展成4/16线译码器
74LS138引脚图
图4 74138引脚图。
74ls138功能表
74ls138功能表74LS138是一款集成电路，是一种3-8译码器。
它能够将三位二进制输入转换成八个输出信号，具有广泛的应用领域。
首先，我们来了解一下74LS138的引脚功能。
它有15个引脚，其中包括三个输入引脚A0、A1和A2，八个输出引脚Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7，以及两个使能引脚E1和E2和一个输出使能引脚G。
引脚功能非常清晰明了，使我们可以简单地通过连接引脚来实现所需的功能。
那么，74LS138的功能是什么呢？它主要用于解码器的设计。
当我们输入三位二进制代码时，它会选择一个输出，并激活相应的输出引脚。
根据输入信号和使能引脚的状态，74LS138可以实现以下功能：1. 3-8译码器: 当使能引脚G为低电平时，无论使能引脚E1和E2的状态如何，74LS138都可以正常工作。
三位二进制代码将决定输出信号的激活状态。
比如，当输入是“000”时，输出引脚Y0将会被激活；当输入是“001”时，输出引脚Y1将会被激活；以此类推。
2. 2-4译码器: 当使能引脚G为低电平，使能引脚E1为高电平，使能引脚E2为低电平时，74LS138将工作为2-4译码器。
此时，只有四个输出引脚Y0、Y1、Y2和Y3会被激活。
根据两位二进制代码的输入信号，激活相应的输出引脚。
3. 输出选择器: 当使能引脚G为高电平，使能引脚E1和E2的状态无关紧要时，74LS138可以应用作为一个简单的八选一选择器。
在这种模式下，只有一个输出引脚被激活，输出引脚的选择由三位二进制代码确定。
值得一提的是，74LS138还具有连接能力，允许多个芯片级联，从而实现更大规模的译码和选择功能。
通过正确地连接多个74LS138芯片，我们可以构建出更为复杂的逻辑功能。
总结起来，74LS138是一款功能强大的集成电路，可以实现3-8译码器、2-4译码器和输出选择器等不同的工作模式。
它被广泛应用在数字电路设计、计算机接口、显示控制等领域。
74ls138功能测试实验报告
74ls138功能测试实验报告实验名称：74LS138功能测试实验实验目的：1.理解74LS138译码器的工作原理；2.学习使用74LS138实现多路选择功能；3.进行74LS138功能测试。
实验器材：1.74LS138译码器芯片；2.74LS00与非门芯片；3.逻辑开关；4.数码管；5.电源供应器；6.连接线。
实验原理：74LS138是一种常用的3-8译码器，它具有3个输入端（A,B,C）和8个输出端（Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7）。
输入端共有23=8种状态，输出端根据输入端的状态进行译码，只有一个输出为低电平，其他输出为高电平。
实验步骤：1.连接电路：将74LS138芯片与74LS00芯片、逻辑开关、数码管和电源供应器依次连接起来。
2.编写测试程序：根据74LS138的真值表，编写测试程序，使得数码管能正确显示输入端的状态。
3.上电测试：将电源供应器接通电源，观察数码管的显示情况，验证74LS138的功能是否正常。
4.更改输入端状态：随机更改输入端的状态，观察数码管的显示情况，进一步验证74LS138的功能是否正常。
实验结果：经过测试，实验结果如下：输入端（A,B,C）输出端（Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7）结论：通过实验，验证了74LS138译码器的功能正常，能够根据输入端的状态进行正确的译码，并将对应的输出端置为低电平，其他输出端为高电平。
实验结果与真值表相符。
实验总结：通过本次实验，我深入了解了74LS138译码器的工作原理，并学会了使用74LS138实现多路选择功能。
实验结果表明，74LS138译码器能够正确地译码，并根据输入端的状态进行输出。
这对于数字电路设计和逻辑控制具有重要的意义。
实验过程中，我还学会了编写测试程序，用于验证芯片的功能是否正常。
通过实验，我对数字电路译码器的原理和应用有了更深入的理解，为今后的学习和实践奠定了基础。
(二)集成3线—8线译码器74LS138[共2页]
![(二)集成3线—8线译码器74LS138[共2页]](https://img.taocdn.com/s3/m/68945b51bceb19e8b9f6ba1f.png)
二、相关知识
（一）二进制译码器
将输入的 n 位二进制代码译成相应的 2 n 个输出信号的电路，称为二进制译码器。
2 线—4 线译码器的真值表见表 8-17。
表 8-17
2 线—4 线译码器的真值表
输入
输出
A1
A0
Y3
Y2
Y1
Y0
0
0
0
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
1
1
1
0
0
0
2 线—4 线译码器的逻辑电路如图 8-37 所示，输入端 EI 为使能控制端，低电平有效。
0
1
0
1
1
1
0
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
（3）引脚功能介绍。A2、A1、A0 为二进制译码输入端， Y7 ~Y0 为译码输出端（低电平有效）， S1、S2 、S3 为选通控制端。当 S1 = 1 ，S2 +S3 =0 时，译码器处于译码状态；当 S1=0 ，S2 +S3 =1时， 译码器处于禁止状态。
（二）集成 3 线—8 线译码器 74LS138
（1）集成译码器 74LS138 的引脚排列及逻辑功能示意图如图 8-38 所示。
图 8-37 2 线—4 线译码器逻辑图
3-8译码器及其应用
上海 XXX 学院《硬件系统设计》上机实验报告（六）姓名：学号：班级：成绩：实验名称：译码器及其应用实验地点：实验设备：（计算机型号）（生产商）设备号：使用软件： Multisim 10.0 实验时间：年月日星期，时分至时分一、实验原理：（简述----用自己的理解）所谓译码器就是通过不同逻辑电路，根据“与”“或”“非”等门的不同组合输入得出不同的输出，从而实现译码，也就是说3个输入就可以得到2的三次方即8个输出，也就是3跟输入地址线能译码出8个地址，本次实验便是基于这一原理进行的二、实验内容（步骤）：选择一个74LS138D芯片NAND4选择一个探测器作为显示器件端G1 接电源VCC，G2A、G2B 接地，如下图:双击进行Word Genvertor(字信号发生器)的参数设置如下：运行仿真开关，可以观察运算结果。
探测器发光表示数据为“1”，不发光表示数据为“0”。
其中，X1、X2 表示加数、被加数；X3表示低位向本位产生的进位；X4表示相加的和；X5表示本位向高位产生的进位。
观察结果：以灯亮为1，灯灭为0，做真值表如下：实验结果分析：首先，重新设置buffer size，设为0008，这样才能出现X1X2X3为111的情形实验是通过一个38译码器，通过译码电路来实现两个二进制一位数的加法，但是实验存在一个错误，及X1X2X3为100时，X4不为1，即真值表中红字部分检验其余情形，均正确。
对错误情况进行分析，得出结论如下：老师给出的实验电路图存在错误，38译码器Y0输出端不应连接与非门，让Y0端置空，不连接任何引脚，得出修改后电路图如下：检验后实验结果均正确。
根据实验得出的实验基本原理：从得出的真值表，我们能很容易的看出用3-8译码器实现二进制一位加法的原理，首先3-8译码器真值表如下：当选中Y0至Y7中某端口时，则该端口置0，其余均为1。
由实验得出的真值表可知，产生进位（即X5为1）只有在选中Y3，Y5，Y6，Y7时（即X3X2X1分别为011，101，110，111时），所以可通过一个四输入“与非门”将Y3，Y5，Y6，Y7相连，未选中时Y3，Y5，Y6，Y7始终为1，则“与非门”输出始终为0,表示无本位向高位的进位。