TSPC锁存器的设计与HSPICE仿真
CMOS译码器设计与HSPICE仿真
《集成电路设计》课程设计报告基于HSPICE的晶体管级电路设计与仿真题目：CMOS2-4译码器设计与HSPICE仿真学院专业班级学生姓名指导教师提交日期目录一、设计目的 (1)二、设计要求和设计指标 (1)三、设计内容 (1)CMOS2-4译码器原理及电路设计 (1)门级设计 (1)门的CMOS实现 (2)仿真结果与分析 (5)四、总结 (7)五、主要参考文献 (10)一、设计目的熟悉《数字集成电路设计》课程,学习Hspice软件的使用，以及.sp文件的编写，进一步理解掌握CMOS设计组合逻辑电路与时序逻辑电路的基本知识，继而熟练地运用半导体集成电路知识。
二、设计要求和设计指标（1）了解C2MOS 主从正沿触发寄存器的电路结构、电路原理；（2）了解电路具体参数，包含的晶体管数目、晶体管尺寸、连线情况等；（3）利用HSPICE软件，编写.sp 文件；（4）仿真该sp 文件，得出描述电路性能的函数图线、波形等参数；（5）在具体的软硬件实验环境中，进行设计模拟、仿真和调试，解决设计调试中的具体问题；得出结论，并完成设计。
三、设计内容CMOS2-4译码器原理及电路设计门级设计译码器是组合逻辑电路的一个重要器件，把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
而CMOS2-4译码，是将其输入的两位二进制代码“00”“01”“10”“11”进行翻译，从而控制电路的输出线路，实现四路译码的过程。
其真值表如图表1所示：A B Y0Y1Y2Y3000111011011101101111110图表1由图表1可以得到CMOS2-4译码器的布尔表达式为：Y0=Y1=Y2=Y3=从而可以得到CMOS2-4译码器门级设计的电路图，如图表2：123U1A 12U5A123U6A123U2A 12U4A123图表2这样，通过两个非门和四个与非门就可以实现如图表1中的真值表所示的逻辑功能。
(完整版)HSPICE与CADENCE仿真规范与实例..
电路模拟实验专题实验文档一、简介本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。
SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。
因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。
参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。
二、Spice基本知识(2)无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。
因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。
首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。
V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。
*Output Characteristics for NMOSM1 2 1 0 0 MNMOS w=5u l=1.0uVGS 1 0 1.0VDS 2 0 5.op.dc vds 0 5 .2 Vgs 1 3 0.5.plot dc -I(vds).probe*model.MODEL MNMOS NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.end描述的仿真电路如下图，图2-1 MOS管输入输入特性仿真电路图得到的仿真波形图如下图。
从这个简单的spice程序中可以知道spice电路描述的主要组成部分。
电路原理图设计及Hspice实验报告
电子科技大学成都学院（微电子技术系）实验报告书课程名称：电路原理图设计及Hspice学号：姓名：教师：年06月15日实验一基本电路图的Hspice仿真实验时间：同组人员：一、实验目的1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真，研究该反相器电路的特点。
二、实验仪器设备Hspice软件、Cadence软件、服务器、电脑三、实验原理和内容激励源：直流源、交流小信号源。
瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。
这类语句以一个“.”开头，故也称为点语句。
其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。
基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|> |UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平.(2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。
此时UO=UOL≈0，即输出为低电平。
可见，CMOS反相器实现了逻辑非的功能.四、实验步骤1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。
2.修改网表，仿真出图。
3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果，得出结论。
五、实验数据输入输出仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos*.tran 200p 20n.dc vin 0 5 1m sweep data=w.print v(1) v(2).param wp=10u wn=10u.data wwp wn10u 10u20u 10u40u 10u40u 5u.enddatavcc vcc 0 5vin in 0 2.5 *pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=wpm2 out in 0 0 nch l=1u w=wn.altervcc vcc 0 3.end图像：瞬态仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos.tran 200p 20n.print tran v(1) v(2)vcc vcc 0 5vin in 0 2.5 pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.endcload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.end图像：网表：* lab2d - 5 stage driver.options list node post*.model pch pmos*.model nch nmos.tran 1n 10n.print tran v(1) v(2) i(vcc).global vcc.lib 'F:\HISPICE\2840710631\cz6h_v20.lib' tt vcc vcc 0 5*vin 1 0 2.5 pulse .2 3 .5 2n 2n 2n 5n 20n.ic v(1)=5xinv1 1 2 invxinv2 2 3 invxinv3 3 4 invxinv4 4 5 invxinv5 5 1 inv*cd1 6 0 1.75f.subckt inv in outm1 vcc in out vcc PENH l=1u w=20um2 out in 0 0 NENH l=1u w=20u.ends inv.end图像：对5个首尾连接的反相器组成的振荡器进行波形仿真。
hspice仿真整理教程文件
hspice仿真整理教程文件h s p i c e仿真整理§电路级和行为级仿真§直流特性分析、灵敏度分析§交流特性分析§瞬态分析§电路优化（优化元件参数）§温度特性分析§噪声分析例(Hspice netlist for the RC network circuit)：.title A SIMPLE AC RUN.OPTIONS LIST NODE POST.OP.AC DEC 10 1K 1MEG.PRINT AC V(1) V(2) I(R2) I(C1)V1 1 0 10 AC 1R1 1 2 1KR2 2 0 1KC1 2 0 .001U.END输出文件：一系列文本文件*.ic ：initial conditions for the circuit*.lis ：text simulation output listing*.mt0,*.mt1… ：post-processor output for MEASURE statements*.pa0 ：subcircuit path table*.st0 ：run-time statistics*.tr0 ,*.tr1…：post-processor output for transient analysis*.ac0,*.ac1…: post-processor output for AC analysis.TITLE 语句.TITLE或者：如果是第二种形式，字符串应该是输入文件的首行；如果一个HSPICE语句出现在文件的首行，则它将被认为是标题而不被执行。
.END 语句形式： .END在 .END语句之后的文本将被当作注释而对模拟没有影响。
分隔符包括：tab键，空格，逗号，等号，括号元件的属性由冒号分隔，例如 M1:beta级别由句号指示，例如 X1.A1.B 表示电路X1的子电路A1的节点B常量M－毫，p－皮，n－纳，u－微，MEG－兆,例如c1 1 2 10pF；单位可以省略，例如c1 1 2 10p元件名元件名以元件的关键字母开头:电阻－R，电容-C……子电路的名字以“X”开头元件名不超过16个字符节点节点名长度不超过16个字符，可以包括句号和扩展名开始的零将被忽略：节点名可以用下列符号开始：# _ ! %节点可以通过.GLOBAL语句定义成跨越所有子电路的全局节点：.GLOBAL node1 node2 node3 …node1 node2 node3都是全局节点，例如电源和时钟名节点0，GND, GND!, GROUND 都指全局的地电位节点元件语句：器件的类型+名称器件所连接的节点参数值无源器件：电阻：Rxxx n1 n2 resistance电阻值可以是表达式。
第3讲 Hspice电路仿真
随着新型电子器件和材料的不 断涌现，Hspice电路仿真将不 断更新和完善元件模型库，提 供更加全面和精确的仿真支持 。
THANKS
[ 感谢观看 ]
数字电路设计与分析
Hspice支持数字电路的逻辑仿真、 时序分析和功耗分析等。
混合信号电路设计与分析
Hspice可用于混合信号电路的设计 、仿真和验证，包括模数转换器和数 模转换器等。
通信系统设计与分析
Hspice可用于通信系统的信号处理 、调制解调、信道编码和误码率分析 等。
CHAPTER 02
CHAPTER 04
Hspice在模拟电路仿真中的应用
直流工作点分析
1 2
确定电路的静态工作点
通过Hspice仿真，可以获取电路中各个节点的直 流电压和电流，从而确定电路的静态工作点。
分析电路性能
根据静态工作点的数据，可以分析电路的性能指 标，如放大倍数、输入/输出电阻等。
3
优化电路设计
通过比较不同设计方案下的静态工作点，可以优 化电路设计，提高电路性能。
CHAPTER 07
总结与展望
Hspice电路仿真优势与局限性
高效性
Hspice电路仿真可以快速进行电路分 析和设计验证，大大缩短了产品开发 周期。
精确性
Hspice采用了先进的电路仿真算法， 能够精确地模拟电路的实际行为，提 高了设计的可靠性。
Hspice电路仿真优势与局限性
Hspice电路仿真优势与局限性
Monte Carlo统计分析
随机性建模
考虑元器件参数的随机性，通过Monte Carlo方法对电路性能进行统计分析。
概率分布函数
支持多种概率分布函数，如正态分布、均匀分布等 ，以模拟实际元器件参数的分布情况。
HSPICE仿真课件
2013-11-04
13
输入输出文件
2013-11-04
14
数量级的工程符号
2013-11-04
15
输入文件的例子
2013-11-04
16
输入文件的例子
2013-11-04
17
HSPICE的输入 输入行格式
• 文件名、语句、等式的长度不能超过256字符； • 上标和下标将被忽略； • 对英文字符大小写不敏感 • 用加号（+）表示续行，此时加号应该是新续之行的 第一个非空格字符； • 星号（*）和美圆符号（$）可以引出注释行，但*必 须是每行第一个字母，而$一般跟在一个语句后，并 与语句有至少一个空格。
2013-11-04
23
HSPICE的语句 使用子电路
2013-11-04
24
HSPICE的语句 .model引导模型说明语句
• .MODEL 模型名 元器件类型 • 例如：nmos模型 • .model mod1 nmos VTO=1.0 KP=4.5E-5 +LAMBDA=0 GAMMA=0.4 TOX=1.0E-7 +NSUB=4.0E+15 LD=0.06U CJ=2.0E-4 MJ=0.5 +CJSW=2.0E-10 MJSW=0.4 CGSO=1E-10 +CGDO=1E-10 CGBO=2E-9 元器件参数
En
数字集成电路理论与设计
刘 涛
E-mail: ttlyz@
2013-11-04 1
声明
本课件所引用任何素材，包括但不限于文 字图片等，其版权均归原作者所有，这里 不一一列出，一并致谢！
2013-11-04
2
第四章 SPICE与MOS管模型
电路原理图设计及Hspice仿真
电路原理图设计及Hspice仿真实验报告学生姓名：学号：指导老师：实验内容：用EDP原理图设计软件设计出两级运算放大器的电路图用Hspice软件完成此两级运算放大器的仿真实验地点：***实验室实验时间：2009年9月——2009年12月实验任务：根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分析了CMOS 运算放大器的所有性能参数，使用Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过Hspice 仿真软件给出了性能指标的仿真结果。
实验思路：两级运放可以同时实现较高增益和较大输出摆幅，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。
即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。
实验指标：开环增益≥80DB；共模抑制比≥60DB；相位裕度≥60°；实验步骤：一、用EDP原理图设计软件设计两级运算放大器的电路图，电路图如图一所示：图一：CMOS两级运算放大器电路图1、电路工作原理：信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。
电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。
2、电路主体结构由两个两个单级放大器构成，分别是：差分输入级和共源增益级。
辅助电路为偏置电路和频率补偿电路。
差分输入级采用PMOS 输入对管，NMOS 电流镜负载；共源级采用NMOS 放大管，PMOS 负载管；由六个MOS 管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿MOS 管提供偏压；一个NMOS 管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
电子科技大学CMOS模拟集成设计Hspice仿真
以下用实例说明 Hspice 的输入电路程序。 的输入电路程序。
1
NMOS II-V Characteristic 测试电路： 测试电路：
图 1-1 NMOS I-V 特性测试电路 ------------------------------------------------------------------------------------------------------------------
图 1-8 Hspice InstallShield Wizard
2. 选择安装目录。Click“Next”选择 default 目录，如图 1-9 所示。 C:\synopsys\Hspice_A-2008.03-SPI 是 default 的目录。
7
图 1-9 InstallShield Wizard 选择安装目录
饱和状态下 NMOS 电压电流关系公式[1-1]中的参数Ｋｎ, ＶＴ 和 λｎ是 CMOS 工艺参数，理想状态下是常数。 针对一具体 CMOS 工艺技术， 通过仿真求取以上工艺参数是模拟电路设计的第 一步。
4. 实验步骤： 实验步骤： 练习一: 练习一: 下载/安装/ 安装/设置 Hspice 仿真软件 步骤一：在本机的桌面建一子目录 2008Hspice。 步骤一 步骤二：从指定的机器和目录中，下载图 1-5 中 23 个压缩文件到本机的子目录 步骤二 2008Hspice 下。 文件 _Hspice.pቤተ መጻሕፍቲ ባይዱrt01 到 _Hspice.part22 是 Hspice 的 setup 文件的压缩， _Hspice.2008-03 是 Hspice 2008 版的 license 文件的压缩。
实验目录
实验一： 实验一：EDA 仿真软件 Hspice 及 CMOS 工艺技术参数 实验二： 实验二：CMOS Differential Amplifier Design 差分放大器设计 实验三： 实验三：CMOS Operational Amplifier Design 运算放大器设计 实验四： 实验四：CMOS AnalogAnalog-toto-Digital Converter 模数转换器（ 模数转换器（ADC） ADC）设计
hspice仿真课件
• 点击Setup->Model Libraries..，进行如下设置：模型文件 为TSMC035/models/fp1/mm0355v.l(注意文件后缀名是字 母l，而不是数字1)
• //这里也不是上一节课中所选的模型文件
•
•
选择需要查看的信号：Outputs->To Be Plotted>Select On Schematic，在Schematic原理图中 点击2个Pin的连线（线会变颜色）。 运行仿真：选择Analyses->Choose下的tran， 设置Step1为1n，Stop1为30n，数字与n之间没 有空格，点击OK。单击Virtuoso Analog Design Environment窗口右边 Run simulation，即可得 到仿真波形图。点击工具栏的Axis---strips 将 输入输出分开。
• ADE环境下设置好仿真参数，导出netlist 修改该netlist，PSF=2改为POST=2
• 在Analog Design Environment下导出netlist文件， 如上图所示选择Simulation->Netlist->Create会把 网表信息保存到intput.ckt文件中
注意 • Hispice 仿真时，添加或修改路径时有dfII 是大写i ，不是1或L • Hispice 仿真时，Setup->Model Libraries..， 进行设置，模型文件为 TSMC035/models/fp1/mm0355v.1和 Spectre 仿真所用到文件不一样
hspice单独运行+ cscope/spice explorer
• 如上保存网表信息到inv_test.sp文件中
ASIC课程设计报告三输入与非门的设计与Hspice仿真
ASIC 课程设计报告课程名称：ASIC 课程设计实验名称：三输入与非门的设计与 Hspice仿真姓名：学号:班级：指导教师：合肥工业大学电子科学与应用物理学院制一．设计目的学会使用电路设计与仿真软件工具 Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用 Hspice 内部元件库。
通过该实验，掌握 Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。
本次课程设计是用Hspice 软件来实现对三位与非门电路的设计与仿真，熟悉用 MOS器件来设计三位逻辑输入与非门电路，了解用 MOS器件设计与 TTL与非门的优缺点。
二．设计原理1、三输入与非门逻辑符号如下图所示：2电路结构此电路功能为三输入与非门形式，输入为A,B,C, 输出为 Y。
用 PMOS 和 NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是三个PMOS 并联， PMOS的漏极与下面 NMOS的漏极相连作为输出， POMS管的源极和衬底相连接高电平， NMOS管的源极与衬底相连接低电平；原理图如下图 2.12、三输入与非门原理三输入端 CMOS与非门电路，其中包括三个串联的 N沟道增强型 MOS 管和三个并联的 P 沟道增强型 MOS管。
每个输入端连到一个 N沟道和一个 P 沟道 MOS管的栅极。
当输入端 A、B、C中只要有一个为低电平时，就会使与它相连的 NMOS管截止，与它相连的 PMOS管导通，输出为高电平；仅当 A、B、C全为高电平时，才会使三个串联的 NMOS管都导通，使三个并联的 PMOS管都截止，输出为低电平。
二、实验步骤HSPICE 简介SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20 世纪 70 年代在berkeley 开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。
Hspice仿真工具介绍
HSPICE仿真工具的介绍：一．HSPICE 的特点与结构HSPICE 除了具备绝大多数SPICE 特性外，还具有许多新的特点，主要有：1.优越的收敛性2.精确的模型参数，包括许多Foundry 模型参数3.层次式节点命名和参考4.基于模型和库单元的电路优化，逐项或同时进行AC，DC 和瞬态分析中的优化5.具备蒙特卡罗（Monte Carlo）和最坏情况（worst-case）分析6.对于参数化单元的输入、出和行为代数化7.具备较高级逻辑模拟标准库的单元特性描述工具8.对于PCB、多芯片系统、封装以及IC 技术中连线间的几何损耗加以模拟二．电源描述语句HSPICE 中提供了一些供激励用的独立源和受控源。
电源描述语句也由代表电源名称的关键字、连接情况和有关参数值组成。
描述电源的关键字含义为：V: 独立电压源 I: 独立电流源E: 电压控制电压源 F: 电流控制电流源G: 电压控制电流源 H: 电流控制电压源基于上面的语句格式，HSPICE 规定有七种独立电源：1. 直流源一般形式：VXXX n+ n- <<DC=>dcval>IXXX n+ n- <<DC=>dcval>例 V1 2 0 DC=5vV1 2 0 5vI1 3 0 DC=3mAI2 3 0 3mA2. 交流源一般形式：VXXX n+ n- <AC=acmag,<acphase>>IXXX n+ n- <AC=acmag,<acphase>>例：V1 1 0 AC＝10V 90VIN 1 0 AC 10V 90ISRC 23 21 AC 0.333 45.0如果在关键字AC 后面省去acmag，就认为该值是1。
如果省去acphase，则认为该值为0。
3. 脉冲源一般形式：PULSE <(> V1 V2 <td<tr<tf<pw<per>>>> <)>或： PU <(> <V1 V2 <td<tr<tf<pw<per>>>> <)>其中：V1: 脉冲源开始前的初始值V2: 脉动值td: 第一个脉冲开始前的延迟时间，缺省值为0.0tr: 脉冲上升时间，缺省值为TSTEPtf: 脉冲下降时间，缺省值为TSTEPpw: 脉冲宽度，缺省值为TSTEPper: 脉冲周期，缺省值为TSTEP4. 正弦源（调幅正弦信号）一般形式：SIN <(> vo va <freq<td< < >>>> <)>其中：vo: 电压或电流偏移量va: 电压或电流幅度峰值freq: 频率，缺省值是1／TSTOP。
Hspice电路仿真Hspice快速入门
Hspice电路仿真
Outline
Spice Overview Hspice
网单文件 电路网表 模型卡 控制卡 浏览输出波形
到网络学堂上下载 Hspice手册：Hspice.pdf
两个Hspice电路分析例子
Spice Overview
Circuit simulation backgroud
了解需要验证的电路指标和对应的模拟种类电路状态了解电路结构元件参数与各项电路特性的相关性以便于模拟结果的改进hspice的流程后处理schematicnetlisterhspicenetlisthspicesimulationanalysiswavedataparameterchangesmetalibcdfsymbollibrary前端功能反标注hspice的具体功能电路级和行为级仿真直流特性分析灵敏度分析交流特性分析瞬态分析电路优化优化元件参数温度特性分析噪声分析傅立叶分析montecarlo最坏情况参数扫描数据表扫描功耗各种电路参数如h参数t参数s参数等可扩展的性能分析hspice的样子hspice是一个在cmdshell窗口中运行的程序无图形化界面
下面是由前面举例的CMOS反相器组成的 三级反相器链网表：
…… .global vdd .SUBCKT INV IN OUT wn=1.2u wp=1.2u IN Mn out in 0 0 NMOS W=wn L=1.2u Mp out in vdd vdd PMOS W=wp L=1.2u .ENDS X1 IN 1 INV WN=1.2U WP=3U X2 1 2 INV WN=1.2U WP=3U X3 2 OUT INV WN=1.2U WP=3U CL OUT 0 1PF VCC VDD 0 5V ……
电路原理图设计及Hspice实验报告
电路原理图设计及H s p i c e实验报告Company Document number：WUUT-WUUY-WBBGB-BWYTT-1982GT电子科技大学成都学院（微电子技术系）实验报告书课程名称：电路原理图设计及Hspice学号：姓名：教师：年06月15日实验一基本电路图的Hspice仿真实验时间：同组人员：一、实验目的1.学习用Cadence软件画电路图。
2.用Cadence软件导出所需的电路仿真网表。
3.对反相器电路进行仿真，研究该反相器电路的特点。
二、实验仪器设备Hspice软件、Cadence软件、服务器、电脑三、实验原理和内容激励源：直流源、交流小信号源。
瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。
分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。
这类语句以一个“.”开头，故也称为点语句。
其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。
基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|>|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平.(2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。
此时UO=UOL≈0，即输出为低电平。
可见，CMOS反相器实现了逻辑非的.四、实验步骤1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。
2.修改网表，仿真出图。
3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。
4.对5个首尾连接的反相器组成的振荡器进行波形仿真。
5.分析仿真结果，得出结论。
五、实验数据输入输出仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos*.tran 200p 20n.dc vin 0 5 1m sweep data=w.print v(1) v(2).param wp=10u wn=10u.data wwp wn10u 10u20u 10u40u 10u40u 5u.enddatavcc vcc 0 5vin in 0 *pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=wpm2 out in 0 0 nch l=1u w=wn.altervcc vcc 0 3.end图像：瞬态仿真：网表：* lab2c - simple inverter.options list node post.model pch pmos.model nch nmos.tran 200p 20n.print tran v(1) v(2)vcc vcc 0 5vin in 0 pulse .2 2n 1n 1n 5n 20n cload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.endcload out 0 .75pm1 vcc in out vcc pch l=1u w=20um2 out in 0 0 nch l=1u w=20u.end图像：网表：* lab2d - 5 stage driver.options list node post*.model pch pmos*.model nch nmos.tran 1n 10n.print tran v(1) v(2) i(vcc).global vccvcc vcc 0 5*vin 1 0 pulse .2 3 .5 2n 2n 2n 5n 20n.ic v(1)=5xinv1 1 2 invxinv2 2 3 invxinv3 3 4 invxinv4 4 5 invxinv5 5 1 inv*cd1 6 0 1.75f.subckt inv in outm1 vcc in out vcc PENH l=1u w=20um2 out in 0 0 NENH l=1u w=20u.ends inv.end图像：对5个首尾连接的反相器组成的振荡器进行波形仿真。
[转]HSpice仿真
![[转]HSpice仿真](https://img.taocdn.com/s3/m/62650d607ed5360cba1aa8114431b90d6c858987.png)
[转]HSpice仿真⼀、HSPICE基础知识Avant! Start-Hspice（现在属于Synopsys公司）是IC设计中最常使⽤的电路仿真⼯具，是⽬前业界使⽤最为⼴泛的IC设计⼯具，甚⾄可以说是事实上的标准。
⽬前，⼀般书籍都采⽤Level 2的MOS Model进⾏计算和估算，与Foundry经常提供的Level 49和Mos 9、EKV等Library不同，⽽以上Model要⽐Level 2的Model复杂的多，因此Designer除利⽤Level 2的Model进⾏电路的估算以外，还⼀定要使⽤电路仿真软件Hspice、Spectre等进⾏仿真，以便得到精确的结果。
本⽂将从最基本的设计和使⽤开始，逐步带领读者熟悉Hspice的使⽤，并对仿真结果加以讨论，并以⼀个运算放⼤器为例，以便建⽴IC设计的基本概念。
在⽂章的最后还将对Hspice的收敛性做深⼊细致的讨论。
Hspice输⼊⽹表⽂件为.sp⽂件，模型和库⽂件为.inc和.lib，Hspice输出⽂件有运⾏状态⽂件.st0、输出列表⽂件.lis、瞬态分析⽂件.tr#、直流分析⽂件.sw#、交流分析⽂件.ac#、测量输出⽂件.m*#等。
其中，所有的分析数据⽂件均可作为AvanWaves的输⼊⽂件⽤来显⽰波形。
表1 Hspice所使⽤的单位独⽴电压和电流源包括：1. 直流源（DC）：电压源Vxxx n+ n- dcval电流源 Ixxx n+ n- dcval2. 交流源（AC）：Vxxx n+ n- AC=acmag,acphase3. 瞬态源（随时间变化）：脉冲源：pulse v1 v2 td tr tf pw per线性源：pwl t1 v1 <t2 v2 t3 v3…>正弦源：sin vo va freq td damping phasedelay4. 混合源：可以包括以上所有的形式，如：VIN 13 2 0.001 AC 1 SIN(0 1 1Meg)⼆、输⼊⽹表⽂件TITLE.INCLUDE.LIB MACRO元件描述信号源描述分析命令测量命令.ALTER.END图1 输⼊⽹表（Netlist）⽂件标准格式⼆、有源器件和分析类型有源器件包括⼆极管（D）、MOS管（M）、BJT管（Q）、JFET和MESFET（J）、⼦电路(X)和宏、Behavioral器件（E,G）、传输线（T,U,W）等。
HSPICE与CADENCE仿真规范与实例..(word文档良心出品)
电路模拟实验专题实验文档一、简介本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。
SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。
因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。
参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。
二、Spice基本知识(2)无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。
因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。
首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。
V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。
*Output Characteristics for NMOSM1 2 1 0 0 MNMOS w=5u l=1.0uVGS 1 0 1.0VDS 2 0 5.op.dc vds 0 5 .2 Vgs 1 3 0.5.plot dc -I(vds).probe*model.MODEL MNMOS NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.end描述的仿真电路如下图，图2-1 MOS管输入输入特性仿真电路图得到的仿真波形图如下图。
从这个简单的spice程序中可以知道spice电路描述的主要组成部分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IC课程设计报告
题目TSPC锁存器的设计与HSPICE仿真学院
专业
班级
学生姓名
日期
指导教师（签字）
HSPICE简介
SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20世纪70年代在berkeley开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。
SPICE 模拟器提供了许多对电路进行分析的方法，但是数字VLSI电路设计者的主要兴趣却只集中在直流分析（DC analysis）和瞬态分析（transient analysis）两种方法上，这两种分析方法能够在输入固定或实时变化的情况下对节点的电压进行预测。
SPICE程序最初是使用FORTRAN语言编写的，所以SPICE就有其自身的一些相关特点，尤其是在文件格式方面与FORTRAN有很多相似之处。
现在，大多数平台都可以得到免费的SPICE版本，但是，往往只有商业版本的SPICE 才就有更强的数值收敛性。
尤其是HSPICE，其在工业领域的应用非常广泛，就是因为其具有很好的收敛性，能够支持最新的器件以及互连模型，同事还提供了大量的增强功能来评估和优化电路。
PSPICE也是一个商业版本，但是其有面向学生的限制性免费版本。
本章所有实例使用的都是HSPICE，这些实例在平台版本的SPICE中可能不能正常运行。
虽然各种SPICE模拟器的细节随着版本和操作平台的不同而各不相同，但是所有版本的SPICE都是这样工作的：读入一个输入文件，生产一个包括模拟结果、警告信息和错误信息的列表文件。
因为以前输入文件经常是以打孔卡片盒的方式提供给主机的，所以人们常常称输入文件为SPICE“卡片盒（deck）”，输入文件中的每一行都是一张“卡片”。
输入文件包含一个由各种组件和节点组成的网表。
当然输入文件也包含了一些模拟选项、分析指令以及器件模型。
网吧可以通过手工的方式输入，也可以从电路图或者CAD工具的版图(layout)中提取。
一个好的SPICE“卡片盒”就好像是一段好的软件代码，必须具有良好的可读性、可维护性以及可重用性。
适当地插入一些注释和空白间隔有助于提高“卡片盒”的可读性。
一般情况下，书写SPICE“卡片盒”的最好方法就是：先找一个功能完备、正确的“卡片盒”范例，然后在此基础上对其进行修改。
二、要与要求
在两相时钟技术中，必须十分小心的对两个时钟信号进行布线以保证它们的重叠性最小。
虽然CMOS提供了一种允许时钟偏差的解决办法，但还可以设计出只用单相位时钟的寄存器。
由Yuan和Svensson提出的真单相钟控寄存器（TSPCR，True Single-Phase Clocked Register）使用单个时钟。
它解决了上述问题。
该锁存器主要是能够很好的解决上述问题，达到记录和保持数据的本领，在一定程度上解决了之前所遇到的问题。
该锁存器能在CLK为高电平时记录并保存数据，在CLK为低电平时，即使出现IN为1，将对数据进行丢弃。
通过HSPICE软件模拟，达到本次课程设计的目的。
关键字：课程设计，TSPC，HSPICE，真单相钟控寄存器
三、设计原理
下图【图1】是正锁存器的基本原理图。
对于正锁存器，当CLK为高时，锁存器处于透明模式，相当于两个串联的反相器；因此锁存器是非反相的，并把输入传送到输出。
反之，当CLK=0时，两个反相器都不起作用，锁存器处于维持状态。
只有上拉网络起作用，而下拉网络则不工作。
由于采用两级串联的方法，在这一模式下不会有任何信号可以从锁存器的输入传送到输出端。
一个寄存器可
以通过串联正反锁存器来构成。
其时钟负载与通常的传输门寄存器活CMOS寄存器类似。
它主要优点是只用单相位时钟。
对于【图2】是反锁存器的基本原理图，它和正锁存器的原理是相似的。
四、程序设计方案
程序详单（*.sp）：
*TSPC
.OPIIONS POST
.TRAN 20ps 100ns
M1 1 IN VDD VDD PCH L=1U W=3U M2 OUT 1 VDD VDD PCH L=1U W=3U M3 1 CLK 2 2 NCH L=1U W=3U M4 OUT CLK 3 3 NCH L=1U W=3U M5 2 IN 0 0 NCH L=1U W=3U
M6 3 1 0 0 NCH L=1U W=3U
*电容C若取0.01p，波形结果会有一定的不同
C1 OUT 0 0.06p
VDD VDD 0 5
Vin IN 0 PULSE .2 3 2N 2N 2N 4N 22N
Vclk CLK 0 PULSE .2 2 1N 1N 1N 4N 15N
.MODEL NCH NMOS LEVEL=1
.MODEL PCH PMOS LEVEL=1
.END
设计原理：
该锁存器共需6个MOS管，其中2个PMOS，4个NMOS。
在程序设计过程中，我们确定M1、M2为PMOS管，M3、M4、M5、M6为NMOS管，为了让实验效果明显，我们假定电容C为0.06pF。
并且设定PMOS、NMOS 均为一级HSPICE模型。
五、方案的实现
1．HSPICE软件运行图
2．节点分析表
如上图显示，表中的in表示输入，clk为始终脉冲，out为锁存器输出。
0代表地，vdd为高电平。
1、2、3为自行定义的节点
六、结果与分析
按要求运行软件程序，可以得到以下图形
七、创新点
TSPC还有一个额外优点：可以将逻辑功能嵌入到锁存器中，这就减少了锁存器相关的延迟。
它除了完成锁存功能之外有实现了两个In1和In2的AND 功能。
虽然这一锁存器的建立时间要比【图1】的实现有所增加，但这一数字电路的整体性能得到了提高：
建立时间的增加一般要小于一个AND门的延迟。
这种将逻辑嵌入锁存器的方法已广泛应用于EV4 DEC Alpha微处理器及其他许多高性能处理器中。
下图：
八、心得与体会。