计组课设alu设计和4位锁存器设计
基于单片机的4位密码锁的课程设计
科学技术学院SCIENCE & TECHNOLOGY COLLEGE OFNANCHANG UNIVERSITY《课程设计》报告REPORT ON CURRICULUM DESIGN题目基于单片机的电子密码锁控制器学科部、系：专业班级：信息学科部、电子系电子信息工程学号：学生姓名：指导教师：起讫日期：2016.11.14—— 2016.11.25基于单片机的电子密码锁控制器专业：电子信息工程学号：学生姓名：指导教师：摘要随着科技和人们的生活水平的提高，如何实现家庭防盗这一问题也变的尤其的突出，传统机械锁构造简单，被撬事件屡见不鲜；电子锁其保密性高，使用灵活性好，安全系数高，受到了广大用户的青睐。
本设计以单片机 AT89C51作为密码锁监控装置的检测和控制核心，分为主机控制和从机执行机构。
实现钥匙信息在主机上的初步认证注册、密码信息的加密、钥匙丢失报废等功能。
根据 51 单片机之间的串行通信原理，这便于对密码信息的随机加密和保护。
而且采用键盘输入的电子密码锁有较高的优势。
采用数字信号编码和二次调制方式，不仅可以实现多路信息的控制，提高信号传输的抗干扰性，减少错误动作，而且功率消耗低；反应速度快、传输效率高、工作稳定可靠等。
软件设计采用自上而下的模块化设计思想，以使系统朝着分布式、小型化方向发展，增强系统的可扩展性和运行的稳定性。
测试结果表明，本系统各项功能已达到本设计的所有要求。
关键词：单片机；密码锁；单片机设计，电子锁。
设计达到的目的 :1.系统通过 4× 4 的矩阵键盘输入或设定开锁密码。
2.可以通过 LCD查看已输入的字符个数 [ 显示为 ****]3．密码输入正确， LCD显示“开”状态，继电器闭合；密码连续 3 次输入错误，报警4. 可以通过特殊的按键方法清除用户密码[ 如同时按下特定的多个键。
目录第一章基于单片机的电子密码锁控制器的概述 . (1)1.1 、课题背景和意义 (1)1.2 、电子密码锁发展趋势. ........................... (1)第二章设计方案的选择和确定 . (2)2.1 电子密码锁设计的具体要求................................ (2)2.2 总体设计方案选定 (3)第三章系统硬件设计 . (4)3.1 系统设计框图 . (4)3.2 AT89C51 简介 (4)3.3 1602 简介 (6)3.3.1 引脚说明 . (6)3.3.2 指令说明： . (6)3.3.3 地址表 (7)3.3.4 文字组表 . (8)3.4 系统设计结构图 (9)3.5 系统的工作原理说明 (9)3.6 硬件电路的设计 . (9)3.6.1 最小系统的设计 (9)3.6.2 芯片擦除 . (11)3.6.3 开锁机构 . (11)3.6.4 键盘设计 . (12)第四章系统软件设计 . (13)4.1 复位以及振荡电路. (13)4.2 3X4 矩阵键盘 (14)4.3 报警器 (14)4.4 液晶显示电路 (15)4.5 串口输入电路图 (15)第五章性能测试与分析 . (15)第六章附件 (19)1 程序流程图 (19)2 原理图 (19)3 源程序 (20)课程设计成绩评定表 . (26)第一章基于单片机的电子密码锁控制器的概述1.1 、课题背景和意义随着电子技术和计算机技术的飞速发展，单片机性能不断完善，性能价格比显著提高，技术日趋完善。
计组课设alu设计和4位锁存器设计资料
计算机与通信工程学院计算机组成原理课程设计专业名称计算机科学与技术班级学号学生姓名指导教师设计时间2017.12.23~2018.1.3课程设计任务书专业：计算机科学与技术学号：学生姓名（签名）：设计题目：一、设计实验条件综合楼1207实验室硬件：PC机软件：Xilinx ISE ModelSim编程语言：VHDL二、设计任务及要求设计任务：1.7、16、29、42号指令的设计；2.模型机的ALU；3.4位锁存器；要求：●总线结构:单总线，数据总线位数8位、地址总线8 位；●存储器:内存容量64K*8bit●控制器:用硬联线控制器实现26位微操作控制信号●运算器:单累加器，实现加、减等8种操作●外设：⏹输入：用开关输入二进制量⏹输出：7段数码管和LED显示●指令系统规模：64条指令，7种类型，5种寻址方式三、设计报告的内容1.设计题目与设计任务（设计任务书）题目：8位模型机设计-指令系统及ALU设计设计内容如下：1、指令系统设计：2、模型机硬件设计题目：模型机ALU设计（8功能ALU设计）。
功能：实现减法、减法、与、或、进位加法、进位减法、取反、输出。
3、逻辑电路设计题目：4位锁存器设计功能：只要时钟信号为逻辑“1”，锁存器就让输入数据传送至器输出端。
但是，在时钟信号为低电平的整个期间，其输出时钟保持不变。
2.前言（绪论）(设计的目的、意义等)融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及互相联系的认识；学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验3.设计主体（各部分设计内容、分析、结论等）【系统设计】1.模型机逻辑框图图1 整机逻辑结构框图图2 芯片引脚图3 CPU逻辑结构框图2．指令系统设计4、指令执行流程5.指令流程图图4 指令执行流程图6、组合逻辑控制器设计：假设该模型机采用组合逻辑控制器，根据指令执行流程，划分机器周期及节拍，安排操作时序表，写出每个控制信号的逻辑表达式ALL代表所有指令，A代表ADD指令，S代表SUB指令，M代表MOVI指令，J代表JZ指令。
四位移位寄存器
摘要当前，电子信息化高速发展，电子产品成了日常生活中必不可少的一部分。
移位寄存器在大部分电子产品中是必不可少的一部分。
本论文介绍了实现并行存取的四位移位寄存器的设计过程，从电路的构思到整个电路的完成以及其版图的设计都有一个详细的描述。
所设计的寄存器在时钟脉冲的控制下，实现数据的并行输入、并行输出，串行输入并行输出等功能。
整个设计过程全部在LINUX系统下用Cadence软件进行设计的，用Cadence软件进行电路设计并仿真。
最后,利用Cadence软件进行版图的设计,电气规则的检查和LVS的对比匹配验证。
关键词：寄存器；并行存取；版图AbstractAt present, the rapid development of electronic information technology, electronics has become an indispensable part of daily life. Most of the shift register in electronic products is essential. This paper describes the realization of access to the four parallel shift register the design process, from concept to the circuit as a whole circuit of its territory and the completion of the design has a detailed description. The design of the register under the control of the clock, the parallel data input, output parallel, serial input parallel output functions. The entire design process in LINUX system with Cadence software designed and was used Cadence software for circuit design and simulation. Finally, use Cadence software to design the territory, electrical inspection rules and LVS comparison of the match to verify.Key words:register; parallel access; territory目录引言 (1)1 设计要求 (1)2 电路构思及其理论 (1)2.1 设计思路 (1)2.2 设计构思的理论依据 (2)2.2.1 寄存器描述 (2)2.2.2 移位寄存器的特点和分类 (2)3 系统电路的设计及原理说明 (2)3.1 系统框图及说明 (2)3.2 电路设计说明 (3)3.3 关键器件介绍 (4)3.3.1 边沿D触发器 (5)3.3.2 3个二输入与非门构成的选择器 (6)4 仿真验证叙述及效果分析 (6)4.1 电路仿真 (6)4.2电路仿真结果分析 (6)5 工程设计 (7)5.1 Cadence软件介绍 (7)5.2 电路设计 (7)5.3 版图设计及验证 (8)5.3.1 版图设计 (8)5.3.2 版图验证 (9)6 调试测试分析 (10)7 结束语 (10)参考文献 (11)附录 (12)引言当今电子信息化的社会，电子产品在日常生活中随处可见。
实验三 四位移位寄存器设计
实验三四位移位寄存器设计一、实验目的l、掌握移位寄存器的存储原理与移位原理；2、掌握VHDL语言的生成语句的使用方法；3、用VHDL语言设计串入并出移位寄存器电路；4、设计一个4位串入并出移位寄存器电路。
二、实验原理生成语句具有复制作用，可以生成与某个元件或设计单元电路完全相同的一组并行元件或设计单元电路结构。
如果使用元件例化语句，生成器件，那么设计前必须先有这个元件。
当时钟信号边沿到来时，输入端的数据在时钟边沿的作用下逐级向后移位，达到一定位数后输出，如下图所示。
三、实验条件1、计算机；2、Quartus II开发平台；3、ME5000EDA实验箱（备选）；四、实验步骤1、创建工程；2、用VHDL语言设计一个D触发器。
D触发器VHDL源程序如下：3、用元件例化语句及生成语句完成四位移位寄存器设计4、仿真验证；5、编程下载。
五、实验报告1、写出预习报告。
2、写出4位串入并出移位寄存器的VHDL源程序；3、详述4位串入并出移位寄存器的工作原理；4、写出心得体会。
六、思考题1、如果做硬件验证的话，由于使用的内部时钟周期十分短，看不出效果，应该怎么修改程序。
2、写出4位串入并出移位寄存器的VHDL源程序；3、详述4位串入并出移位寄存器的工作原理；4、写出心得体会。
实验四序列检测器的设计一、实验目的1、掌握序列检测器的工作原理；2、熟悉用VHDL设计一般状态机所包含的几个基本部分；3、了解状态机在信号输出方式、结构方式、状态表达方式和编码方式的差异；4、学习用状态机实现序列检测器的设计，并对其进行仿真。
二、实验器材PC机一台；教学实验系统一台；下载电缆一根。
三、实验原理与内容1、序列检测器的基本工作过程：序列检测器用于检测一组或多组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。
当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。
由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置的对应码相同。
四位密码锁电路课程设计报告
四位密码锁电路课程设计报告一、设计要求设计一种四位密码锁电路，需要具备以下功能：1. 开关控制：设有一个开关，可以开启或关闭密码锁电路。
2. 设置密码：密码为四位数字，可以自由设置。
3. 输入密码：密码通过数码管实时显示，可以输入四位数字的密码。
4. 锁定/解锁：输入正确的密码后，可以解锁，否则锁定密码锁。
5. 报警提示：在输入错误密码超过三次的情况下，会有报警提示。
二、电路设计1. 功能分析要实现以上要求的四位密码锁设计，可以将电路分为以下部分：1.1 时钟信号控制器：使用定时器生成一个，50ms的定时器中断来产生时钟信号，控制键盘扫描和密码输送。
1.2 数码管驱动：使用74LS47电路进行数码管动态扫描驱动。
同时，用4094低频同步移位寄存器输出数码管所显示的数字。
1.3 锁控制电路：使用继电器电路来实现锁的控制。
1.4 按键输入电路：使用74LS74 D触发器和IP3386A电位器来实现按键的输入。
1.5 密码比较电路：使用四路与非门来进行密码的比较操作。
1.6 报警提示：使用蜂鸣器进行声音提示。
2. 详细设计2.1 时钟信号控制器时钟信号控制器由XTAL时钟电路、定时器电路和键盘扫描电路组成。
2.1.1XTAL时钟电路XTAL时钟电路的工作原理是在石英晶体的两端加了一对金属片，当晶体被振动时，金属片之间产生的压电效应会生成一个稳定的频率和幅度的交变电压信号，这个信号的频率稳定高，精度高。
因此本电路选用4MHZ的外接石英晶体。
2.1.2 定时器电路定时器电路主要由1个555定时器芯片构成。
555定时器芯片是一种多功能集成电路，主要有两种工作方式：单稳态和多稳态。
本电路采用555定时器来实现一个50ms定时器。
2.1.3 键盘扫描电路键盘采用4×3的矩阵键盘，采用行列扫描方式进行扫描。
用74LS74 D触发器将键盘的行信号和处理器的时钟信号连接，通过对D触发器读写的方式来实现行信号的输入和输出。
计算机组成原理中的ALU及其设计研究
计算机组成原理中的ALU及其设计研究一、前言计算机是现代信息社会中最为重要的工具之一，而计算机组成原理则是计算机科学中的基础。
ALU作为计算机组成中主要的逻辑运算器，其设计与研究对于计算机的性能与功能起着至关重要的作用。
二、ALU简介ALU全称为算术逻辑单元（Arithmetic Logic Unit），是计算机中执行算术、逻辑运算的核心部件之一。
在计算机中，所有的数据操作都是由ALU来完成的。
ALU的主要功能包括加减乘除、位运算、比较等逻辑运算，以及与、或、非等逻辑运算，是计算机运算速度的关键因素之一。
三、ALU的设计方法目前，ALU的设计方法主要分为两种：组合电路设计和时序电路设计。
组合电路是指由多个门电路组成的逻辑电路，其输出只与输入状态相关，没有时序要求，主要应用于ALU中的逻辑运算。
而时序电路是指带有时序要求的电路，在不同时刻采用不同的输入状态，输出也会有所不同，主要应用于ALU中的算术运算。
四、常见的ALU设计1、纯组合式ALU设计纯组合式ALU是指ALU的输出只跟输入状态相关，没有时序要求，采用多个门电路组合起来构成。
该设计简单，但是由于门电路数量较多，故其面积较大，耗能量较大。
2、微程序控制ALU设计微程序控制ALU采用微程序控制器来控制ALU的运行，该控制器相当于一个指令解码器，可以对ALU的运行顺序、输入输出等进行控制，具有极高的灵活性和扩展性。
微程序控制ALU的设计更加灵活，可以方便地修改和扩展，但是其运行速度较慢，需要较长的微指令序列。
3、准则算法ALU设计准则算法是一种运算方法，它先将数字按照某个准则进行转化，再进行运算。
准则算法ALU通过准则算法实现算术运算，可以大大降低运算次数，从而提高ALU的运行速度。
准则算法ALU的设计比较复杂，但是运行速度快，功耗低。
五、ALU的优化设计为了进一步提高ALU的性能，工程师们采用了各种方法进行优化设计。
1、增加操作数宽度增加操作数宽度可以减少运算次数，从而提高运行速度。
51单片机四位密码锁课程设计
51单片机四位密码锁课程设计
课程设计如下：
1. 首先，介绍51单片机的基本知识和密码锁的原理，包括输入和输出端口的使用方法。
2. 确定密码锁的功能需求，如输入密码、验证密码、更改密码等。
3. 设计密码锁的硬件电路，包括矩阵键盘、LCD显示屏和继电器等。
4. 编写51单片机的程序代码，实现密码锁的功能。
5. 进行硬件和软件的调试，确保密码锁功能正常。
6. 进一步扩展密码锁的功能，如增加报警器、记录错误密码次数等。
7. 进行综合实验，将密码锁与其他设备或系统结合起来使用，如与门禁系统、智能家居系统等。
8. 对课程设计进行总结和展示，包括电路图、程序代码和实验结果等。
9. 学生通过实验，掌握51单片机的基本原理、密码锁的设计方法和调试技巧。
10. 学生能够在实际应用中灵活运用所学知识，设计和实现各种密码锁系统。
以上为课程设计的大纲，可以根据具体的实际情况进行细化和调整。
课程设计(论文)-PLC控制四位密码锁的程序模板
课程设计任务书一、设计任务：PLC控制四位密码锁的程序。
二、设计要求：1．密码锁共有7个按钮，启动，更改，后台复位，4个输入键，2．系统启动后，在规定时间内开锁，累计3次输入错误将不能再输入，需后台复位，按照顺序和按压次数依次按下4个按钮完成输入，然后执行开锁动作，3．按下停止按钮，系统复位，可重新输入。
目录一．PLC的简介-----------------------------------------------------------------------4 1．PLC的发展历程-------------------------------------------------------------------4 2．PLC的构成-------------------------------------------------------------------------53.CPU的构成---------------------------------------------------------------------------64.I/O模块--------------------------------------------------------------------------------75.电源模块-------------------------------------------------------------------------------76.底板或机架----------------------------------------------------------------------------77.PLC系统的其它设备----------------------------------------------------------------7 8．PLC的通信联网--------------------------------------------------------------------8 二.三菱FX系列PLC简介及型号说明---------------------------------------------91.FX系列PLC型号的说明----------------------------------------------------------102.控制说明-------------------------------------------------------------------------------113.密码锁的PLC控制输入/输出接线图--------------------------------------------124.控制程序梯形图----------------------------------------------------------------------135.工作原理-------------------------------------------------------------------------------146.指令码----------------------------------------------------------------------------------15 参考文献---------------------------------------------------------------------------------18一．PLC的简介：一、PLC的发展历程在工业生产过程中，大量的开关量顺序控制，它按照逻辑条件进行顺序动作，并按照逻辑关系进行连锁保护动作的控制，及大量离散量的数据采集。
实验五四位多功能移位寄存器的设计
实验五四位多功能移位寄存器的设计四位多功能移位寄存器的设计1、实验⽬的熟悉ISE系列软件的设计流程和基本⼯具使⽤；学习四位多功能移位寄存器的设计；学习VHDL的IF语句应⽤。
2、实验内容移位寄存器是⼀种常⽤的时序电路。
它除了具有存储代码的功能之外，还具有移位功能。
移位功能是指存储在寄存器⾥的代码可再移位脉冲的作⽤下依次左移或右移。
移位寄存器可⽤于寄存代码，还可⽤于数据的串/并转换，并/串转换以及数值运算和处理等。
3、实验器材Spartan 3E开发板。
4、实验说明实验中所需要的源⽂件在本报告附录中。
5、实验步骤步骤1：创建ISE⼯程（1）启动桌⾯上的ISE9.1图标，在Project Navigator中选择File→New Project。
（2）在弹出的对话框（见图1）中，设置⼯程名为yiwei，⼯程存放路径为E:\work\，顶层模块类型选择HDL，并单击Next按钮。
图1 ISE⼯程属性对话框（3）出现图2所⽰对话框，⽬标器件选择spartan3E,具体设计如下图。
图2 ISE⼯程属性对话框（4）⼀直点击Next，直到出现图3（即是刚才所设定的），最后点击Finish。
图3 ⼯程设计总表出现图4，这就是所建⽴的⼯程，现在我们需要在⾥⾯完成我们的设计。
图4 ISE⼯程属性对话框步骤2：创建新的VHDL设计⽂件（1）在ISE⽤户界⾯中，选择Project→New Source。
（2）在弹出的对话框（见图5）中，选择VHDL Module作为源程序类型，设置⽂件名为yiwei，并单击“下⼀步”按钮。
图5 VHDL的New Source Wizard（3）点击Next，直到出现图6，直到Finish。
图6 程序总结（4）点击Finish之后出现程序编辑窗⼝，在窗⼝中进⾏程序编辑。
步骤3：利⽤XST进⾏设计综合并仿真（1）点击processes⽬录下的synthesize-XST可以实现综合。
图8 综合后的程序编辑窗⼝（2）综合过后，在信息显⽰窗⼝中会显⽰Process "Synthesize" completedsuccessfully即综合成功。
VHDL语言4位十进制计数器、4位锁存器、测频控制器的设计
电子设计自动化实验实验名称综合性实验二、硬件描述语言的层次化设计实验设备〔1〕EDA实验箱(型号 ),〔2〕计算机,〔3〕EDA软件〔QuartusII〕实验目的1、熟悉EDA软件〔QuartusII〕的硬件描述语言输入设计方法；2、掌握VHDL语言的层次化设计方法和仿真分析方法；3、了解功能仿真、时序仿真和时序参数分析的意义。
实验内容1、用VHDL语言完成4位十进制计数器、4位锁存器、测频控制器的设计，包括编译、综合、仿真；**2、采用层次化设计的方法，用VHDL语言的元件例化语句写出4位十进制频率计的顶层文件，并分别给出其测频功能和时序仿真分析波形图，并加以分析；**3、用EDA实验箱进展硬件验证，并分析测量结果;建议硬件测试实验电路采用NO.0电路构造，待测信号F_IN接clock0；测频控制时钟CLK接clock2；**4、在2根底上将其扩展为8位十进制频率计，或带译码输出的4位十进制频率计。
实验报告要求根据以上实验内容写出实验报告：1、简述4位频率计模块的工作原理及其设计、编译、仿真分析过程；2、给出模块设计文件、仿真测试文件、仿真结果波形图及其分析报告；3、简述硬件验证过程和验证结果。
1、简述4位频率计模块的工作原理根据频率的定义和频率测量的根本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数完毕后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。
这3个信号可以由一个测频控制信号发生器产生，即TESTCTL，它的设计要求是，TESTCTL的计数使能信号T_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器T10的ENA使能端进展同步控制。
当T_EN高电平时，允许计数；低电平时停顿计数，并保持其所计的脉冲数。
在停顿计数期间，首先需要产生一个锁存信号LOAD，在该信号上升沿时，将计数器在前1秒钟的计数值锁存进各锁存器REG4B中，并由外部的7段译码器译出，显示计数值。
计算机原理 第十二章第一—四节“ALU设计”的相关内容。
计算机原理第十二章第一—四节“ALU设计”的相关内容。
主题：第十二章第一—四节“ALU设计”的相关内容。
学习时间：2017年1月23日--1月29日内容：我们这周主要学习第十二章第一—四节“ALU设计”。
希望通过这四节内容的学习能使同学们进一步掌握计算机原理的相关知识。
一、学习要求了解ALU设计的相关知识。
二、主要内容（一）ALU算术逻辑单元(Arithmetic Logic Unit, ALU)是中央处理器(CPU)的执行单元，是所有中央处理器的核心组成部分，由"And Gate" 和"Or Gate"构成的算术逻辑单元，主要功能是进行二进制的算术运算，如加减乘(不包括整数除法)。
基本上，在所有现代CPU体系结构中，二进制都以二补数的形式来表示。
计算机中执行各种算术和逻辑运算操作的部件。
运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）。
计算机运行时，运算器的操作和操作种类由控制器决定。
运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。
数据运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。
70年代微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。
大多数通用计算机则以16、32、64位作为运算器处理数据的长度。
能对一个数据的所有位同时进行处理的运算器称为并行运算器。
如果一次只处理一位，则称为串行运算器。
有的运算器一次可处理几位（通常为6或8位），一个完整的数据分成若干段进行计算，称为串并行运算器。
运算器往往只处理一种长度的数据。
有的也能处理几种不同长度的数据，如半字长运算、双倍字长运算、四倍字长运算等。
有的数据长度可以在运算过程中指定，称为变字长运算。
按照数据的不同表示方法，可以有二进制运算器、十进制运算器、十六进制运算器、定点整数运算器、定点小数运算器、浮点数运算器等。
4位alu电路设计参考文献
4位alu电路设计参考文献在设计4位ALU电路时，可以参考以下文献：1. "Digital Computer Arithmetic: Design and Implementation" by Milos D. Ercegovac and Tomas Lang这本书详细介绍了数字计算机算术的设计和实现，包括ALU 电路设计。
它提供了一些4位ALU的设计示例和实现细节，对于初学者来说非常有用。
2. "Modern VLSI Design: IP-Based Design" by Wayne Wolf这本书介绍了现代集成电路设计中使用的各种技术和工具。
其中的一章讨论了ALU电路的设计方法和实施细节，为设计4位ALU提供了有用的参考。
3. "Digital Design and Computer Architecture" by David Harris and Sarah Harris这本书提供了有关数字设计和计算机体系结构的详细介绍。
其中的一章深入讨论了ALU电路的设计和实现方法，并提供了一些设计示例和实施步骤。
4. "Computer Organization and Design: The Hardware/Software Interface" by David Patterson and John L. Hennessy这本经典教材介绍了计算机组织和设计的基本原理。
其中一章涵盖了ALU电路的设计和实施，提供了关于ALU功能、控制和时序的详细说明。
这些文献可以提供关于4位ALU电路设计的基本原理、实现细节和实践示例的有用信息。
阅读这些参考文献将帮助您更好地理解和设计4位ALU电路。
4位alu设计实验报告
4位alu设计实验报告引言阿里巴巴淘宝研发部需要一个高效的算术逻辑单元（ALU），用于处理复杂的计算任务。
本实验旨在设计并实现一个4位ALU，以满足淘宝研发部的需求。
设计思路功能需求根据淘宝研发部的需求，4位ALU需实现以下基本功能：1. 加法运算2. 减法运算3. 与门运算4. 或门运算5. 异或门运算6. 比较两个数的大小（等于、大于、小于）设计方案为了实现这些功能，我们将使用以下组件：1. 4位全加器电路- 用于加法运算2. 4位比较器电路- 用于比较运算3. 4位逻辑门电路- 用于与门、或门、异或门运算设计方案如下：实验步骤1. 设计并实现4位全加器电路2. 设计并实现4位比较器电路3. 设计并实现4位逻辑门电路4. 使用以上电路组件实现4位ALU电路5. 进行基本运算和比较测试，验证ALU功能是否正确实验结果通过实验验证，4位ALU完成了预期的功能需求。
以下是一些测试样例及输出结果：加法运算- 输入：A=1010，B=0011- 输出：Sum=1101减法运算- 输入：A=1010，B=0011- 输出：Diff=0111与门运算- 输入：A=1010，B=0011- 输出：A&B=0010或门运算- 输入：A=1010，B=0011- 输出：A B=1011异或门运算- 输入：A=1010，B=0011- 输出：A^B=1001比较运算- 输入：A=1010，B=0011- 输出：A>B=0001结论本实验成功设计并实现了一个功能齐全的4位ALU电路，能够满足淘宝研发部的需求。
经过测试，ALU能够正确执行加法、减法、与门、或门、异或门以及比较运算。
这个高效的ALU电路将在处理复杂计算任务时发挥巨大作用。
四位数字的电子锁电路数电课程设计
四位数字的电子锁电路设计1 四位数字的电子锁设计1.1电路原理系统框图图1 电路原理框图1.2 方案的比较1.2.1方案一总电路图：图2 方案一总电路图原理说明：由数字开关与译码器输入密码，按键输入触发接成环形计数器的移位寄存器，计数器记录密码输入个数来和控制各锁存器时钟端来使显示稳定，四位锁存器时钟开关按下，74LS175存储密码，之后4个锁存器依次检测四个等于信号的输出，若依次为一，则正确，否则错误。
计数器控制一次输入密码个数最多为四，超过则错误。
密码比较使用74LS85四位数值比较器级联，只能依次输入正确密码触发74ls74给信号输出正确密匙，输出结果驱动由传输门控制密码子正确是的开锁显示，正确密码则led灯亮解锁，反之蜂鸣器发出警报.1.1.2方案二总原理图：图3 方案二的总电路图原理说明：如上电路图所示，由数字开关与译码器输入密码，分配器和锁存器分配数据显示在数码管上，计数器记录密码输入个数来控制数据分配和控制各锁存器时钟端来使显示稳定，四位锁存器时钟开关按下，74LS175存储当前，密码比较使用74LS85四位数值比较器级联，输出结果驱动由传输门控制密码子正确是的开锁显示，以及密码错误的蜂鸣器报警。
1.3方案的选择两个方案相同之处：使用了编码器及反相器作为密码输入部分，用与非门进行电路输入错误信号是的封锁，密码检测部分都用了74ls85比较器用来对二次密码的检测和比较。
两方案制作都需要一定量芯片，制作成本较高；不同之处：方案一具备完备功能，满足实验全部要求，线路中用了网络标号做线路连接，使电路图简单美观，输入部分用了移位寄存器对输入信号移位已输入四位密码；方案二初步功能虽具备，但电路封锁后仍可改变末尾密码，有弊端，且整个电路图接线复杂，难制作出实物，用的是数据分配器对输入密码进行分配，74ls175对信号进行多次储存，计算复杂。
综合比较两方案，选择方案一为佳。
2整体设计方案的分析2.1输入单元电路电路图示：图4 输入单元电路图原理说明：信号输入数J1开关，经74ls147编码器及反相器向储存器传输转化为二进制数，同时有方向加载个八位与非门及74ls194移位寄存器进行封锁及移位，74ls161计数器计数对数字输入信号进行计数，开关space对寄存器预置数，初始值为1000，开关w打开切断寄存器清除端低电平，输出低电平，不进行数字移位而由检测装置移位检测。
四位密码锁电路课程设计报告
四位密码锁电路课程设计报告密码锁是现代社会中非常普遍的安全保障设备，它可以通过输入正确的密码来解除锁定。
在本次课程设计中，我们将使用数字电子技术设计一个四位密码锁电路。
二、设计原理密码锁电路的设计可以分为四个部分：输入模块、比较模块、控制模块和显示模块。
输入模块：密码锁的输入模块通常采用矩阵键盘。
我们将使用一个4x4的矩阵键盘，其中每个按键都有一个唯一的行列值。
比较模块：比较模块的作用是将输入的密码与预设的密码进行比较，只有当两者相同时，密码锁才能解锁。
在本次课程设计中，我们将使用74LS181芯片来实现比较模块。
控制模块：控制模块的作用是控制电路的工作状态，包括判断是否解锁、控制锁的状态等。
我们将使用AT89C51单片机作为控制模块。
显示模块：显示模块的作用是显示当前密码锁的状态，包括输入的数字以及是否解锁。
在本次课程设计中，我们将使用数码管作为显示模块。
三、硬件设计1. 矩阵键盘矩阵键盘使用横排4个针脚和竖排4个针脚，共计8个针脚。
我们将针脚分别接到P0口和P2口，并使用4个输出口和4个输入口来扫描键盘。
2. 74LS181芯片74LS181芯片是一种4位全加器，可以将两个4位二进制数进行加减运算，并输出运算结果。
在本次课程设计中，我们将使用74LS181芯片来实现比较模块。
3. AT89C51单片机AT89C51单片机是一款8位CMOS微控制器，具有丰富的接口功能。
在本次课程设计中，我们将使用AT89C51单片机作为控制模块。
4. 数码管数码管是一种数字显示器件，可以显示0~9的数字。
在本次课程设计中，我们将使用共阳数码管，将其8个针脚分别接到P1口和P3口。
四、软件设计1. 锁定状态当密码锁处于锁定状态时，数码管显示“0000”，这表示当前密码尚未输入。
当用户按下一个按键时，单片机将扫描键盘输入并将其保存到一个缓冲区中，之后再将其显示在数码管上。
2. 输入状态当用户输入了四个数字后，单片机将把缓冲区中的数字与预设的密码进行比较。
四位ALU设计
四位ALU设计------两种方案比较蔡曙江2007.12.15一， 设计介绍ALU（Arithmetic Logic Unit，算术逻辑单元）是处理器CPU中用于计算的那一部分。
它负责处理数据的运算工作，包括算术运算起(如:加、减、乘、除等)，逻辑运算(如:AND、OR、NOT..等)及关系运算(比较大小等关系)，并将运算的结果存回记忆单元。
本文将要讨论的ALU比较简单，位宽仅4位。
其主要功能如下表所示。
二，两种方案1，方案1通过对ALU功能表的观察，并经过简单和直接的思考，可知，ALU可由AU，LU和MUX三个子模块构成。
其中AU负责代数运算，LU负责逻辑运算，MUX则决定当前选用哪种运算。
输入数据为A，B，位宽为4位，输出数据为ALU_out，位宽也是4位，输入控制信号为S0，S1，C0，M。
根据功能表，S0，S1信号控制LU模块作何种逻辑运算，S0，S1，C0信号控制AU模块作何种代数运算，M信号控制MUX模块选择种运算类型。
此种方案的原理图如下所示。
2，方案2方案1无疑是简单和直接的，但却存在着一个显著的缺点：面积较大。
AU模块会综合出多个加法器，占用较大的面积。
经过仔细分析，AU模块可以由两种思路用来实现：先加法后选择，或者先选择后加法。
因为加法器占用面积较大，而前种思路又综合出多个加法器，所以前种思路占用面积较大，后种思路只需要一个加法器，故占用面积较小。
方案1采用前种思路，故面积较大，方案2采用后种思路，优化了AU模块部分，故比方案1节省面积。
通过引进中间变量A2，B2，可以仅用一个全加器实现AU模块。
仔细分析下表，就可以体会思路2的意思。
方案2的原理图如下：三， 综合结果1，工作环境介绍系统平台：Windows XP设计语言：verilog输入工具：UltraEdit v13.10仿真工具：Mentor ModelSim SE 6.1综合工具：Synopsys DC v2000.52，DC综合结果比较方案1与方案2的主要区别在于AU模块实现思路不同，AU模块面积占ALU总面积的大部分，而加法器又是AU模块的关键，故想方设法减少加法器的数目是优化ALU设计的重点之一。
四位数字的电子锁电路数电课程设计word精品
四位数字的电子锁电路设计1四位数字的电子锁设计1.1电路原理系统框图1.2方案的比较1.2.1方案一总电路图：图2方案一总电路图图1电路原理框图原理说明：由数字开关与译码器输入密码，按键输入触发接成环形计数器的移位寄 存器，计数器记录密码输入个数来和控制各锁存器时钟端来使显示稳定，四位锁存 器时钟开关按下，74LS175存储密码，之后4个锁存器依次检测四个等于信号的输出， 若依次为一，则正确，否则错误。
计数器控制一次输入密码个数最多为四，超过则 错误。
密码比较使用74LS85四位数值比较器级联，只能依次输入正确密码触发74IS74 给信号输出正确密匙，输出结果驱动由传输门控制密码子正确是的开锁显示，正确 密码则led 灯亮解锁，反之蜂鸣器发出警报.1.1.2方案二总原理图：原理说明：如上电路图所示，由数字开关与译码器输入密码，分配器和锁存器分配 数据显示在数码管上，计数器记录密码输入个数来控制数据分配和控制各锁存器时 钟端来使显示稳定，四位锁存器时钟开关按下，74LS175存储当前，密码比较使用图3方案二的总电路图74LS85四位数值比较器级联，输出结果驱动由传输门控制密码子正确是的开锁显示, 以及密码错误的蜂鸣器报警。
1.3方案的选择两个方案相同之处：使用了编码器及反相器作为密码输入部分，用与非门进行电路输入错误信号是的封锁，密码检测部分都用了74IS85比较器用来对二次密码的检测和比较。
两方案制作都需要一定量芯片，制作成本较高；不同之处：方案一具备完备功能，满足实验全部要求，线路中用了网络标号做线路连接，使电路图简单美观，输入部分用了移位寄存器对输入信号移位已输入四位密码；方案二初步功能虽具备，但电路封锁后仍可改变末尾密码，有弊端，且整个电路图接线复杂，难制作出实物，用的是数据分配器对输入密码进行分配，74IS175对信号进行多次储存，计算复杂。
综合比较两方案，选择方案一为佳。
2整体设计方案的分析2.1输入单元电路电路图示：图4输入单元电路图原理说明：信号输入数J1开关，经74IS147编码器及反相器向储存器传输转化为二进制数，同时有方向加载个八位与非门及74IS194移位寄存器进行封锁及移位，74IS161计数器计数对数字输入信号进行计数，开关space对寄存器预置数，初始值为1000,开关w打开切断寄存器清除端低电平，输出低电平，不进行数字移位而由检测装置移位检测。
基本电路实验
数字逻辑课程设计实验报告四位ALU1． 需求分析设计四位ALU 需要具有8种不同的操作，分别为：A 加B 、A 加B 加1、A 加1、A 减B 、A 减B 减1、A 减1、传送A 、传送B 。
操作数作为无符号数进行运算。
设计模块的输入信号为：四位操作数A0,A1,A2,A3,四位操作数B0,B1,B2,B3;操作码控制S0,S1,S2;模块输出信号为：四位结果F0,F1,F2,F3,进借位Cn 。
输入信号由拨动开关控制，输出信号送到指示灯。
电路必须用基本门电路搭建。
2． 设计原理操作数A 和B 依据操作码的不同实现不同的运算。
操作码的分配SO,S1,S2为：A 加B(000)、A 加B 加1(001)、A 加1(010)、A 减B(011)、A 减B 减1(100)、A 减1(101)、传送A(110)、传送B(111)。
所有的加减功能都可以通过全加器来实现，如果进行A 减B 就用A 加B 加1，其他的减法运算就类似算，就是要注意此时的进位标志Cn 要取反，因为116++=+-=-B A B A B A ，此时若A 大于等于B ，进位位必为1，如A 小于B ，进位位必为0，刚好与我们要的结果相反。
需要处理的情况有三种：A 减B （1++B A ）,A 减B 减1（B A +），A 减1（15+A ）。
当有运算需要加一时，我是通过在低位的全加器进位输入上加上1，使得在A 加B 加1(1++B A )、A 加1(1+A )、A 减B(1++B A )三种情况下有一个进位1从最低位输入,其他的情况下，此处的输入为0。
3． 设计总体框图及流程通过对输入信号（S0,S1,S2）的分析，控制输入A ，B 在各种情况下的输出，最终利用加法器完成必要的功能。
在设计过程中:首先是完成了A 处理逻辑（functiona ）和B 处理逻辑(functionb)设计。
它们的输入是控制信号（SO,S1,S2）和A 或B 得每位。
4位锁存器课程设计
4位锁存器课程设计一、教学目标本课程旨在让学生了解和掌握4位锁存器的基本原理、结构和应用。
通过本课程的学习，学生应达到以下目标：1.知识目标：–了解4位锁存器的结构和工作原理；–掌握4位锁存器的真值和反值表；–了解4位锁存器在数字电路中的应用。
2.技能目标：–能够分析4位锁存器的输入输出关系；–能够运用4位锁存器设计简单的数字电路系统。
3.情感态度价值观目标：–培养学生对电子技术的兴趣和好奇心；–培养学生勇于探索、善于合作的科学精神。
二、教学内容本课程的教学内容主要包括以下几个部分：1.4位锁存器的结构和工作原理；2.4位锁存器的真值和反值表；3.4位锁存器在数字电路中的应用；4.4位锁存器的输入输出关系分析；5.4位锁存器在实际电路中的设计与应用。
三、教学方法为了提高学生的学习兴趣和主动性，本课程将采用以下教学方法：1.讲授法：用于讲解4位锁存器的原理、结构和应用；2.讨论法：引导学生探讨4位锁存器的工作原理和应用场景；3.案例分析法：分析实际电路中4位锁存器的应用案例；4.实验法：让学生动手实践，验证4位锁存器的工作原理和特性。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将准备以下教学资源：1.教材：提供详细的理论知识和实例；2.参考书：为学生提供更多的扩展阅读材料；3.多媒体资料：通过视频、动画等形式展示4位锁存器的工作原理；4.实验设备：提供实物教材，让学生动手实践，加深对4位锁存器的理解。
五、教学评估为了全面、客观、公正地评估学生的学习成果，本课程将采用以下评估方式：1.平时表现：通过课堂参与、提问、讨论等方式评估学生的学习态度和积极性；2.作业：布置与课程内容相关的作业，评估学生的理解和应用能力；3.考试：安排期末考试，全面测试学生对4位锁存器的掌握程度。
六、教学安排本课程的教学安排如下：1.教学进度：按照教材和大纲，合理安排每个章节的教学内容；2.教学时间：充分利用课堂时间，保证教学内容的充分讲解和实践；3.教学地点：教室和实验室，方便学生进行理论学习和技术实践。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机与通信工程学院计算机组成原理课程设计专业名称计算机科学与技术班级学号学生姓名指导教师设计时间2017.12.23~2018.1.3课程设计任务书专业：计算机科学与技术学号：学生姓名（签名）：设计题目：一、设计实验条件综合楼1207实验室硬件：PC机软件：Xilinx ISE ModelSim编程语言：VHDL二、设计任务及要求设计任务：1.7、16、29、42号指令的设计；2.模型机的ALU；3.4位锁存器；要求：●总线结构:单总线，数据总线位数8位、地址总线8 位；●存储器:内存容量64K*8bit●控制器:用硬联线控制器实现26位微操作控制信号●运算器:单累加器，实现加、减等8种操作●外设：⏹输入：用开关输入二进制量⏹输出：7段数码管和LED显示●指令系统规模：64条指令，7种类型，5种寻址方式三、设计报告的内容1.设计题目与设计任务（设计任务书）题目：8位模型机设计-指令系统及ALU设计设计内容如下：1、指令系统设计：2、模型机硬件设计题目：模型机ALU设计（8功能ALU设计）。
功能：实现减法、减法、与、或、进位加法、进位减法、取反、输出。
3、逻辑电路设计题目：4位锁存器设计功能：只要时钟信号为逻辑“1”，锁存器就让输入数据传送至器输出端。
但是，在时钟信号为低电平的整个期间，其输出时钟保持不变。
2.前言（绪论）(设计的目的、意义等)融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及互相联系的认识；学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验3.设计主体（各部分设计内容、分析、结论等）【系统设计】1.模型机逻辑框图图1 整机逻辑结构框图图2 芯片引脚图3 CPU逻辑结构框图2．指令系统设计第7条指令：ADD A, EM指令类型：算术运算指令寻址方式：寄存器寻址和直接寻址第16条指令：SUB A #II 指令类型：算术运算指令寻址方式：存储器直接寻址第29条指令：MOV A R? 指令类型：数据传送指令寻址方式：寄存器直接寻址第42条指令：JZ EM指令类型：程序跳转控制类指令寻址方式：存储器直接寻址1. XRD：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。
2. EMWR：程序存储器EM 写信号。
3. EMRD：程序存储器EM 读信号。
4. PCOE：将程序计数器PC 的值送到地址总线ABUS 上(MAR)。
5. EMEN：将程序存储器EM 与数据总线DBUS 接通，由EMWR和和EMRD 决定是将DBUS 数据写到EM 中，还是从EM 读出数据送到DBUS。
6. IREN：将程序存储器EM 读出的数据打入指令寄存器IR。
7. EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。
8. ELP：PC 打入允许，与指令寄存器的IR3 、IR2 位结合，控制程序跳转。
9. FSTC：进位置1 ，CY=14、指令执行流程5.指令流程图图4 指令执行流程图6、组合逻辑控制器设计：假设该模型机采用组合逻辑控制器，根据指令执行流程，划分机器周期及节拍，安排操作时序表，写出每个控制信号的逻辑表达式ALL代表所有指令，A代表ADD指令，S代表SUB指令，M代表MOVI指令，J代表JZ指令。
控制信号的逻辑表达式：EMRD=M0·T1+J·M1·T3+(S+A) ·M1·T4+A·M2·T6PCOE=M0·T0+(A+S+J) ·M1·T3EMEN=M0·T2+J·M1·T3+(A+S) ·M1·T4+A·M2·T6IREN=M0·T2ELP=J·(Z=1) ·M1·T4MAREN=M0·T0+(A+S+J) ·M1·T3+A·M1·T5RRD=M·M1·T3WEN=M0·T1+(M+J) ·M1·T3+(A+S) ·M2·T4+A·M2·T6AEN=M·M1·T4+S·M1·T5+A·M2·T7S(+)=S·M1·T5+A·M2·T7X(+)=A·M2·T77、微程序控制器设计：假设该模型机采用微程序控制器，根据指令执行流程，安排微指令格式，为每条微指令安排微地址及下址，设计微地址修改逻辑。
假设微指令采用水平格式，操作控制字段采用直接表示法，后继微地址采用断点方式获得，采用T1、T2两级时序系统，T1取微指令，T2执行微指令并在此周期修改微地址形成后继微地址。
转移控制字段用两位表示：P1 P0 = 000 （P=0）：顺序执行，下址字段送UARP1 P0 = 001 （P=1）：由IR11 IR10修改UAR4 UAR3因此地址转移逻辑表达式为UAR4 = R11·（P=1）·T2UAR3 = R10·（P=1）·T2断定方式下的微程序与微地址安排如图：YPC → MAREM→ MW→ IRPC+1→PCPC→MAREM→MPC+1→PCW→ MAREM→WPC+1→PCA+W→AN0110010100000000000011101000000000100001000100001000011开始译码或测试PC→MAREM→WPC+1→PCW+A→ DUBSDUBS→WA→ DUBSDUBS→ WW→APC→MAREM→WPC+1→PCZ=1?W→ PC R11 R10 = 0000011001000010000101001010011000110001110011100000010*******011010110100000R11 R10 = 01R11 R10 = 10R11 R10 = 111001110100110111110000000模型机的伪指令及其编号：1. XRD： 6. IREN：11. MAREN：16. RWR：21. S(+).2. EMWR：7. EINT：12. MAROE：17. CN：22. X(+)3. EMRD：8. ELP：13. OUTEN：18. FEN：4. PCOE：9. FSTC：14. STEN：19. WEN：5. EMEN：10.FCLC：15. RRD：20. AEN：操作控制字段直接表示法的微程序：【系统实现】1、模型机实现(1)逻辑电路的图形符号表示、功能图5 ALU图形符号表示、功能功能描述：通过三位二进制控制量S2～S0数值的变化来实现八种功能操作：加、减、带进位的加、带进位的减、与、或、取反、输出。
表6 ALU输入端代表的功能S2S1S0助记符功能描述000A+w加001A-W减010A|W或011A&W与100A+W+Cin带进位加101A-W-Cin带进位减110~A A取反111A输出A(2)系统实现library IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity alu isPORT (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);W : in STD_LOGIC_VECTOR (15 DOWNTO 0);S0 : in STD_LOGIC;S1 : in STD_LOGIC;S2 : in STD_LOGIC;D : out STD_LOGIC_VECTOR (15 DOWNTO 0);CIN : in STD_LOGIC;COUT : out STD_LOGIC);end alu;architecture Behavioral of alu isSIGNAL T:STD_LOGIC_VECTOR(16 DOWNTO 0);BEGINT<= ('0' & A)+('0' & W) WHEN S2='0' AND S1='0' AND S0='0' ELSE('0' & A)-('0' & W) WHEN S2='0' AND S1='0' AND S0='1' ELSE('0' & A)OR('0' & W) WHEN S2='0' AND S1='1' AND S0='0' ELSE('0' & A)AND('0' & W) WHEN S2='0' AND S1='1' AND S0='1' ELSE('0' & A)+('0' & W)+CIN WHEN S2='1' AND S1='0' AND S0='0' ELSE('0' & A)-('0' & W)-CIN WHEN S2='1' AND S1='0' AND S0='1' ELSE –SUBC A,EMNOT('0' & A) WHEN S2='1' AND S1='1' AND S0='0' ELSE ('0' & A);D <= T(15 DOWNTO 0);COUT<= T(16);end Behavioral;2.图6 RTL级电路(3)功能仿真图7 ALU功能仿真通过仿真证实：上述程序能够实现八种功能的ALU的设计。
通过对输入量S0~S2变化来实现八种功能并通过cin来控制加减进位的问题。
并比较随机抽选的数据和根据电平推测出的结果相同，证明时序图能反映出各种功能之间通过S0~S1完成转换。