数字逻辑课程设计论文
数字逻辑课程设计
安徽工业大学数字逻辑课程设计报告课题名称：保险箱用4位数字密码锁设计姓名：赵建学号： 109074384专业班级: 网络工程103班指导教师: 申元霞✧问题描述：本次设计的任务是设计一个保险箱用的4位数字代码锁，我们利用数字逻辑电路，通过门电路完成设计目的，并在原有设计要求的基础上，实现了密码锁可修改密码的功能，这样用户可根据自己需要设定并随时修改密码。
另外，我们设定了三个输出，增强了电路的输出功能，增加了可读性。
✧总体方案设计：1.基本设计思路：根据设计要求，我们设计的密码锁有五个输入，四个密码预设值和三个输出，分别假定为A0（B0）,A1(B1),A2(B2),A3(B3),EN（输入）和READY，OPEN，ALARM（输出）。
其中，A0,A1,A2,A3是用户欲打开密码箱时所输入的校验密码；而相应的B0,B1,B2,B3是用户预设的密码箱的密码；EN是个开箱钥匙孔信号（使能端），只有当它使能有效时，才会具有相应的输出（我们的输出均为发光二极管）。
三个输出READY,OPEN,ALARM均连接发光二极管，高电平有效，当灯READY发光时表示使能有效；当灯OPEN发光时表示使能有效且输入密码正确，密码箱打开；当灯ALARM发光时表示使能有效，但是密码输入错误，密码箱不打开;当使能EN无效时，密码箱不会打开，且不会报警。
在实现过程中，关键就是预设密码的设置及输入的校验密码的正确性的判断。
分别阐述如下：由于我们设计的密码为二进制密码，其各位的值是0或1，所以可以用逻辑开关分别连接四个预设密码端（也可理解为输入端，这样的话，就有九个输入端），用户可根据需要自行设定密码，比如，开关B1和开关B3置高电平，开关B2和开关B4置低电平，这样用户设定的密码就是“1010”。
对于输入的校验密码的正确性的判断方法，我们很容易就想到异或门的功能，即当两个输入相同是输出为“1”，否则为“0”。
这样，我们可以根据输出来判断各个数位上的密码数字输入是否正确。
数字逻辑设计及应用论文
数字逻辑设计及应用论文新学期伊始，我们也接触到了一门全新的课程——数字逻辑设计及应用。
据了解，他是计算机专业和电子信息类专业的一门重要硬件基础课，其理论性和实践性很强，尤其强调工程应用。
数字电路又是电子技术计算机硬件电路、通信电路、信息与自动化技术的基础，系统介绍了数字电路逻辑设计的基本知识、基本理论、基本器件和基本方法，详细介绍了各种逻辑电路的分析、设计与实现的全过程。
通过查询有关资料，我了解到数字电路是以二值数字逻辑为基础的，其工作信号是离散的数字信号。
电路中的电子晶体管工作于开关状态，时而导通，时而截止。
数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。
但其发展比模拟电路发展的更快。
从60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件。
随后发展到中规模逻辑器件;70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。
数字集成器件所用的材料以硅材料为主，在高速电路中，也使用化合物半导体材料，例如砷化镓等。
逻辑门是数字电路中一种重要的逻辑单元电路。
TTL逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。
随着CMOS工艺的发展,TTL的主导地位受到了动摇，有被CMOS 器件所取代的趋势。
近年来,可编程逻辑器件PLD特别是现场可编程门阵列FPGA的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。
在这门课的学习过程中，我认为原理与实践环节两手都要抓，两手都要硬。
原理能帮助在学习这本书的过程中不仅知其然，更是知其所以然，原理主要是所选用电子器件的结构与作用及开关代数基本定理，有了坚实的理论基础，一旦在本课程的尖端方面有了一些更新的，更广阔的应用途径，我们也能运用基本原理与分析方法掌握更新的技术。
另外一方面，由于数字电路的发展依赖于硬件（集成电路的发展），也就是所选用的电子元件，因此，对于这方面结构和应用的了解也尤为关键。
数字逻辑课程设计完整报告(精编文档).doc
【最新整理，下载后即可编辑】一、概述智能抢答器是一种生活中常见的装置，电视节目中都可以看得到，是一种简易但又特别实用的一种装置。
本次我的课程设计的要求是设计一个智力竞赛抢答装置，可以供4人（组）使用，并且每人对应着一个开关，每个开关对应着一个发光二极管，当选手抢答成功时，所对应的发光二极管就会亮，主持人也有一个开关，当主持人按下自己开关使，选手才可以抢答，比赛才开始，并且计时器开始计时，如果在2分钟时间内没有选手抢答，那么这道题作废，主持人断开自己开关，再进行下道题。
二、方案论证设计一个智能抢答器，可以供4人比赛，每人对应一个开关和发光二极管。
主持人控制一个开关，当主持人按下开关，抢答开始并且开始计时，如果2分钟内没有选手抢答,那么本题作废，主持人断开开关，进行下题。
方案一：方案一原理框图如图1所示。
图1 智力抢答器电路的原理框图方案二：方案二原理框图如图2所示。
图2 智力抢答器电路的原理框图本设计采用的是方案二，电路简单，易懂，更具性价比。
三、电路设计 1.抢答电路抢答电路是实现抢答功能，当主持人按下开关抢答开始，当最先开始选手按下开关并且对应发光二极管发光，而且其他选手抢答无效。
为实现功能当一个开关闭合同时其它开关处于断开状态时，输出高电平对应二极管发光，同时将其它三个二极管锁定为低电平，这三个开关失效。
图3 抢答电路2.计时电路计时器电路主要由三片74LS190N 构成。
将三片计数器芯片接成120进制的加法计数器并将初始值置为000，接收脉冲信号由000开始计时。
选手按钮显示电路译码电路 控制电路主持人按钮脉冲电路计时电路 报警电路表1 同步十进制加/减计数器74LS190N功能表的控制停止计数且保持当前数据不变；当LD′=0时，计数器不受CLK的控制预置数；当CTEN′=0，LD′=1，U′/D=0时计数器加法计数，CTEN′=0，LD′=1，U′/D=1时计数器减法计数；当低位计数器U8到9时进位，高位加1。
数字逻辑论文
数字逻辑论文院系：电子与信息工程学院班级： xxxxxxxxxxxxx姓名： xxx学号： xxxxxxxxxx8时间：2013年12月27日数字逻辑论文前言计算机辅助教学是当今教育领域的重要内容，是实现教育现代化的重要手段。
计算机仿真技术应用于教学是教育技术发展的一个飞跃。
EDA技术的出现和发展为先进的教育理念与电子技术教学的结合提供了良好条件。
数字逻辑是数字电路逻辑设计的简称，其内容是应用数字电路进行数字系统逻辑设计。
电子数字计算机是由具有各种逻辑功能的逻辑部件组成的，这些逻辑部件按其结构可分为组合逻辑电路和时序逻辑电路。
组合逻辑电路是由与门、或门和非门等门电路组合形成的逻辑电路；时序逻辑电路是由触发器和门电路组成的具有记忆能力的逻辑电路。
有了组合逻辑电路和时序逻辑电路，再进行合理的设计和安排，就可以表示和实现布尔代数的基本运算。
一．数字电路的发展历程与分类方法数字电路的发展：数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。
但其发展比模拟电路发展的更快。
从60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件。
随后发展到中规模逻辑器件；70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。
逻辑门是数字电路中一种重要的逻辑单元电路。
TTL逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。
随着CMOS工艺的发展,TTL的主导地位受到了动摇，有被CMOS器件所取代的趋势。
近年来,可编程逻辑器件PLD特别是现历史老照片不能说的秘密场可编程门阵列FPGA的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。
数字逻辑电路分类：1、按功能来分：（1）组合逻辑电路：简称组合电路，它由最基本的的逻辑门电路组合而成。
特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。
电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。
数字逻辑课程小论文
数字逻辑课程小论文数字设计课程小论文课题名称：数字设计的发展历程及展望姓名：学号：学院：指导老师：2014.5.20目录一、电子技术发展概述 (1)二、数字技术的典型应用 (2)三、数字技术的展望 (4)四、总述 (4)五、参考文献 (5)一、电子技术的概述电子技术是20世纪发展最迅速，应用最广泛的技术，已经使得工业，农业，科研，教育，医疗，文化娱乐以及人们的日常生活发生了根本的变革。
特别是数字电子技术，在近四十多年来，取得了令人瞩目的进步。
电子技术的发展历程是以电子器件的发展为基础的。
20世纪初直至中叶，主要使用的电子器件是真空管，也称电子管。
随着固体微电子学的进步，第一支晶体三极管于1947年问世，开创了电子技术的新领域。
随后60年代初，模拟和数字集成电路相继问世。
到70年代末微处理器的问世，电子器件及应用出现了崭新的局面。
1988年，集成工艺可在一平方厘米的硅片上集成3500万个元件，说明集成电路进入甚大规模阶段。
当前的制造技术已经使得集成电路芯片内部的布线细微到亚微米和深亚微米（）量级。
随着芯片上元件和布线的缩小，芯片的功耗降低而速度大为提高。
最新生产的微处理器的时钟频率高达3GHz。
数字技术的发展历程与模拟电路一样，经历了由电子管，半导体分立器件到集成电路的过程。
由于集成电路的发展非常迅速，很快占有主导地位，因此，数字电路的主流形式是数字集成电路。
从20世纪60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件，随后发展到中规模；70年代末，微处理器的出现，使数字集成电路的性能发生了质的飞跃；从80年代中期开始，专用集成电路（ASIC）制作技术已趋向成熟，标志着数字集成电路发展到了新的阶段。
具体发展过程如下：1)19世纪（早期发展）----半导体1800 年，意大利物理学家伏特发明了世界上第一个伏特电池。
半导体1833 年，英国物理学家法拉第发现半导体材料随温度升高电阻值下降。
负电阻温度系数1873 年，英国史密斯发现辐射可以引起被照射半导体材料电导率改变。
《数字逻辑》数字时钟课程设计报告
《数字逻辑》课程设计报告题目数字时钟学院（部）信息工程学院专业计算机科学与技术班级计算机一班学生姓名学号201324026 月29 日至7 月 3 日共1 周指导教师（签字）题目一．摘要：钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。
诸如定时自动报有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。
所现实的意义。
本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。
二．关键词：校时计时报时分频石英晶体振荡器三．技术要求：1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2、有计时功能，时钟不会在计时的时候停下。
计时范围是0~99秒；3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟；4、要在七段显示器（共阴极6片）显示时间；5、电子钟要准确正常地工作。
四、方案论证与选择：钟表的是长期使用的器件，误差容易积累由此增大。
所以要求分频器产生的秒脉冲要极其准确。
而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。
秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。
由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。
由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。
在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。
石英晶体我们选择的是振荡频率为2ⁿ（我们找到的最小振荡频率为n=15），与四个74LS161组成的计数器来分频，使振荡频率变为1HZ,这样秒脉冲就产生了。
《数字逻辑》课程设计报告
内蒙古师范大学计算机与信息工程学院《数字逻辑》课程设计报告课题三智力竞赛抢答器逻辑电路设计计算机与信息工程学院 2008级计算机科学与技术非师范班王超指导教师戚桂美讲师摘要抢答器的设计分为抢答器和显示两部分。
实际进行智力竞赛时，尤其在抢答环节，一般是有4个参赛队，每个参赛队面前分别对应一个抢答按钮，各小组对主持人提出的问题，主持人没有宣布抢答开始时，抢答不起作用；在主持人宣布抢答开始后，可以进行，首先抢到的小组，用灯指示，此时其他组抢答将计无效。
关键词抢答器；时钟脉冲;蜂鸣器；1设计任务及主要技术指标和要求1.1设计任务可同时供4名选手（或代表队）参赛，其编号分别是1到4，各用一个抢答按钮，按钮的编号与选手的编号相对应。
给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)。
1.2、主要技术指标和要求抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。
2引言智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。
实际进行智力竞赛时，尤其在抢答环节，一般是有几个参赛队（例如4个），每个参赛队面前分别对应一个抢答按钮，各小组对主持人提出的问题，主持人没有宣布抢答开始时，抢答不起作用；在主持人宣布抢答开始后，可以进行抢答。
首先抢到的小组，用声、光指示，并且显示该小组的编号，此时其他组抢答将计无效。
3工作原理该电路由四个D触发器，与非门及脉冲触发电路等组成。
74LS74为双D触发器，其内部具有2个独立的D触发器。
两个74LS74组成4D触发器，输入端分别为D1，D2，D3，D4，输出端相应为Q1，Q1；Q2，Q2；Q3，Q3；Q4，Q4。
将4个触发器的时钟端连在一起组成一个总的时钟端（CP），将4个清除端连在一起组成一个总的清除端（CLR）。
数字逻辑与数字系统课程设计
汽车尾灯控制器设计实验报告实验地点硬件实验室(1—21)专业计算机软件工程年级 04级姓名林圣春指导教师连晋平实验时间 2006-6-10数字逻辑与数字系统课程设计课程设计作为实践教学的一个重要环节，对提高创新精神和实践能力、发展个性具在重要作用。
除了必要的验证性实践以训练实验能力和实验结果整理的能力外，安排综合性课程设计对于提高学生全面应用本课程知识进行分析问题和解决问题的能力具有重要意义。
本章给出了一些经典的数字逻辑与数字系统课程设计题目，部分题目给出了功能框图及简要分析。
3.1课程设计教学大纲课程设计作为数字逻辑与数字系统课程的重要组成部分，目的是使学生进一步理解课程内容，基本掌握数字系统设计和调试的方法，增加集成电路应用知识，培养学生实际动手能力以分析、解决问题的能力。
3.1.1课程设计目的和意义按照本学科教学培养计划要求，在学完专业基础课数字逻辑与数字系统课程后，应进行课程设计，其目的是使学生更好地巩固和加深对基础知识的理解，学会设计中小型数字系统的方法，独立完成调试过程，增强学生理论联系实际的能力，提高学生电路分析和设计能力。
通过实践教学引导学生在指导下有所创新，为专业课的学习和日后工程实践奠定基础。
3.1.2课程设计基本要求1.教学基本要求要求学生独立完成选题设计，掌握数字系统设计方法；完成系统的仿真、装配及调试，掌握数字系统的仿真与调试技术；在课程设计中要注重培养工程质量意识，并写出课程设计报告。
教师应事先准备好课程任务书、指导学生查阅有关资料，安排适当的时间进行答疑，帮助学生解决课程设计过程中的问题。
2.能力培养要求1）通过查阅手册和有关文献资料，培养学生独立分析和解决实际问题的能力。
2）通过实际电路方案的分析比较、设计计算、元件选取、仿真、安装调试等环节，掌握简单实用电路的分析方法和工程设计方法。
3）掌握常用仪器设备的使用方法，学会简单的实验调试，提高动手能力。
4）综合应用课程中学到的理论知识去独立完成一个设计任务。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-3-
通过采用移位寄存器对一位二进制数的加法器移位来实现四位二 进制数的加法器，它可以帮助我们实现两个四位二进制数的相加。该 电路可以让我们更进一步的了解二进制数相加后的结果。 2、测量范围 1）使用 5V 直流电源供电。 2）电阻 50Ω。 3、方案设计 3.1 方案设计简图
移位寄存 器（A）
-9-
器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能 力和更高的工作速度。 3、.特征方程 Qn+1=D 4、状态转移图
5 脉冲特性: 1）.建立时间:由图 7.8.4 维持阻塞触发器的电路可见,由于 CP 信号 是加到门 G3 和 G4 上的,因而在 CP 上升沿到达之前门 G5 和 G6 输出端 的状态必须稳定地建立起来。输入信号到达 D 端以后，要经过一级门 电路的传输延迟时间 G5 的输出状态才能建立起来,而 G6 的输出状态 需要经过两级门电路的传输延迟时间才能建立,因此 D 端的输入信号 必须先于 CP 的上升沿到达，而且建立时间应满足： test≥2tpd。 2）.保持时间：由图 7.8.4 可知，为实现边沿触发,应保证 CP=1 期间 门 G6 的输出状态不变,不受 D 端状态变化的影响。为此，在 D=0 的情 况下，当 CP 上升沿到达以后还要等门 G4 输出的低电平返回到门 G6 的输入端以后,D 端的低电平才允许改变。因此输入低电平信号的保 持时间为 tHL≥tpd。在 D=1 的情况下，由于 CP 上升沿到达后 G3 的 输出将 G4 封锁，所以不要求输入信号继续保持不变,故输入高电平信 号的保持时间 tHH=0。
-5-
（3）置数（送数）：CR= 1,M1 = M0 = 1,在 CP 脉冲上升沿时,将数据 输入端数据 D0、D1、D2、D3 置入 Q0、Q1、Q2、Q3 中并寄存。 （4）右移：CR= 1,M1 = 0,M0= 1,在 CP 脉冲上升沿时,实现右移操作, 此时若 DSR= 0,则 0 向 Q0 移位,若 DSR= 1,则 1 向 Q0 移位。 （5）左移：CR= 1,M1= 1,M0= 0,在 CP 脉冲上升沿时,实现左移功能。 此时若 DSL= 0,则把 0 向 Q3 移位,若 DSL= 1,则把 1 向 Q3 移位。 3、内部结构图如：
- 10 -
3）.传输延迟时间：由图 7.8.3 不难推算出，从 CP 上升沿到达时开 始计算,输出由高电平变为低电平的传输延迟时间 tPHL 和由低电平 变为高电平的传输延迟时间 tPLH 分别是:tPHL=3tpd tPLH=2tpd
4）.最高时钟频率：为保证由门 G1～G4 组成的同步 RS 触发器能可靠 地翻转，CP 高电平的持续时间应大于 tPHL,所以时钟信号高电平的 宽度 twl 应大于 tPHL。而为了在下一个 CP 上升沿到达之前确保门 G 5 和 G6 新的输出 电平得以稳定地建立，CP 低电平的持续时间不应小 于门 G4 的传输延迟时间和 test 之和，即时钟信号低电平的宽度 tWL ≥stetted，因此得到:
3.2.3.74LS283 加法器介绍 1、内部原理：
- 12 -
由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种 多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决 定，而与低位的进位无关。现在介绍超前进位的概念。
由全加器的真值表可得 Si 和 Ci 的逻辑表达式：
定义两个中间变量 Gi 和 Pi： 当 Ai＝Bi＝1 时，Gi＝1，由 Ci 的表达式可得 Ci＝1，即产生进位， 所以 Gi 称为产生量变 。若 Pi＝1，则 Ai·Bi＝0，Ci＝Ci-1，即 Pi＝1 时，低位的进位能传送到高位的进位输出端，故 Pi 称为传输变量，这 两个变量都与进位信号无关。
-7-
-8-
2、工作原理: SD 和 RD 接至基本 RS 触发器的输入端，它们分别是预置和清零端， 低电平有效。当 SD=0 且 RD=1 时,不论输入端 D 为何种状态，都会使 Q=1，Q=0，即触发器置 1；当 SD=1 且 RD=0 时，触发器的状态为 0,S D 和 RD 通常又称为直接置 1 和置 0 端。我们设它们均已加入了高电 平，不影响电路的工作。工作过程如下： 1.CP=0 时，与非门 G3 和 G4 封锁，其输出 Q3=Q4=1，触发器的状态不 变。同时，由于 Q3 至 Q5 和 Q4 至 Q6 的反馈信号将这两个门打开，因 此可接收输入信号 D，Q5=D，Q6=Q5=D。 2.当 CP 由 0 变 1 时触发器翻转。这时 G3 和 G4 打开，它们的输入 Q3 和 Q4 的状态由 G5 和 G6 的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基 本 RS 触发器的逻辑功能可知，Q=D。 3.触发器翻转后，在 CP=1 时输入信号被封锁。这是因为 G3 和 G4 打 开后，它们的输出 Q3 和 Q4 的状态是互补的,即必定有一个是 0，若 Q 3 为 0，则经 G3 输出至 G5 输入的反馈线将 G5 封锁，即封锁了 D 通往 基本 RS 触发器的路径；该反馈线起到了使触发器维持在 0 状态和阻 止触发器变为 1 状态的作用,故该反馈线称为置 0 维持线,置 1 阻塞 线。Q4 为 0 时，将 G3 和 G6 封锁，D 端通往基本 RS 触发器的路径也 被封锁。Q4 输出端至 G6 反馈线起到使触发器维持在 1 状态的作用， 称作置 1 维持线；Q4 输出至 G3 输入的反馈线起到阻止触发器置 0 的 作用,称为置 0 阻塞线。因此，该触发器常称为维持-阻塞触发器。总 之，该触发器是在 CP 正跳沿前接受输入信号，正跳沿时触发翻转， 正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发
整个硬件实物完成后可以通过电路箱进行供电，使用方便；显 示的效果相对较小，操作简单。只要手动控制 A 和 B 的输入、点动 移位开关以及脉冲开关就可以看到效果。
关键词：74LS283 超前进位加法器 双移位寄存器 74LS194 74LS74 触发器 四位二进制的加
目录
-2-
1、前言·········································4 2、测量范围·····································4 3、方案设计·····································4
4、芯片实物图：
-6-
5、Multisim 软件上的电路图：
3.2.2. 74LS74 触发器介绍 1、74LS74 触发器内部结构
在 TTL 电路中，比较典型的 d 触发器电路有 74ls74。74ls74 是 一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独 立的边沿触发 d 触发器电路。
6.2.1 硬件实物说明··························20 6.2.2 使用说明······························21 7、操作结果评价······························21 8、结束语··································22
CP 脉冲的输入（上升沿起作用）作为同步移位脉冲,数据（码） 的移位操作由“左移控制”端控制,数码是从串行输入端输入,输出可以 是串行输出或并行输出。移位寄存器在应用中需要左移、右移、保持、 并行输入输出或串行输入输出等多种功能。它的管脚排列见图 40,逻 辑功能见表 19
2、74LS194 具有如下功能： （1）清除：当 CR= 0 时,不管其它输入为何状态,输出为全 0 状态。 （2）保持：CP = 0,CR = 1 时,其它输入为任意状态,输出状态保持。或 者 CR = 1,M1、M0 均为 0,其它输入为任意状态,输出状态也将保持。
3.1 方案设计简图····························4 3.2 系统硬件各部分介绍组成···················5 3.2.1．74LS194 寄存器介绍·····················5 3.2.2. 74LS74 触发器介绍·······················7 3.2.3.74LS283 加法器介绍······················12 4、电路箱上的电路设计···························16 4.1 设计思想·······························16 4.2 原理图设计·······························18 5、 Multisim 软件上的仿真······················19 6、实验及调试·································19 6.1、硬件实物······························19 6.2 硬件实物说明与使用说明··················20
- 14 -
2、引脚端介绍 1）74LS283 可进行两个 4 位二进制数的加法运算，每位有和输出Σ1~Σ4， 进位由第四位得到 C4. 2）引出端符号: A1–A4 运算输入端 B1–B4 运算输入端 C0 进位输入端 Σ1–Σ4 和输出端 C4 进位输出端
将 Gi 和 Pi 代入 Si 和 Ci 得： 进而可得各位进位信号的罗辑表达如下：
- 13 -
由上式可知，因为进位信号只与变量 Gi、Pi 和 C-1 有关，而 C-1 是 向最低位的进位信号，其值为 0，所以各位的进位信号都只与两个加 数有关，它们是可以并行产生的。根据超前进位概念构成的集成４位 加法器 74LS283 的逻辑图如下所示。
该设计的思想是：将 74LS283 这种四位二进制数超前进位加法 器的 A3A2A1 三个运算输入端都连接到 5V 的电源，以及 B3B2B1 三 个运算输入端都连接地，这样就可以实现两个一位二进制数的相加。 再借助两个双移位寄存器 74LS194 分别对 74LS283 加法器中的 A 和 B 两个输入的二进制数（1 或 0）的移位。为了解决两个二进制数相 加中出现的进位问题，我们在该电路中添加了一个 74LS74 的触发器 来对两个二进制数的进位的保存和输出。以上的设计思路可以通过加 法器、移位寄存器以及触发器来帮助我们实现四位二进制的加法。最 后，我们可以借助 5 个二极管来显示我们要设计的效果。