版图课程设计注意事项tanner)
常用EDA工具之Tanner
常用EDA工具之Tanner常用EDA工具之Tanner集成电路版图编辑器L-Edit(Layout-Editor)在国内已具有很高的知名度。
Tanner EDA Tools 也是在L-Edit 的基础上建立起来的。
整个设计工具总体上可以归纳为电路设计级和版图设计级两大部分。
即以S-Edit 为核心的集成电路设计、模拟、验证模块和以L-Edit 为核心的集成电路版图编辑与自动布图布线模块。
电路设计级包括电路图编辑器S-Edit、电路模拟器T-Spice 和高级模型软件、波形编辑器W-Edit、NetTran 网表转换器、门电路模拟器GateSim,以及工艺映射库、符合库SchemLib、Spice 元件库等软件包，构成一个完整的集成电路设计、模拟、验证体系，每个模块互相关联又相对独立，其中S-Edit 可以把设计的电路图转换成SPICE,VHDL，EDIF 和TPR 等网表文件输出，提供模拟或自动布图布线。
版图设计级包括集成电路版图编辑器L-Edit 和用于版图检查的网表比较器LVS 等模块。
L-Edit 本身又嵌入设计规则检查DRC、提供用户二次开发用的编辑界面UPI、标准版图单元库及自动布图布线SPR、器件剖面观察器Cross Section Viewer)版图的SPICE 网表和版图参数提取器Extract(LPE)等。
网表比较器LVS 则用于把由L-Edit 生成的版图反向提取的SPC 网表和由S- Edit 设计的逻辑电路图输出的SPC 网表进行比较实现版图检查、对照分析。
L-Edit 除了拥有自已的中间图形数据格式(TDB 格式)外，还提供了两种最常用的集成电路版图数据传递格式(CIF 格式和GDSII 格式)的输入、输出功能，可以非常方便地在不同的集成电路设计软件之间交换图形数据文件或把图形数据文件传递给光掩模制造系统。
《集成电路版图设计与TannerEDA工具的使用》课件第5章
图5.3 错误导航窗口
图5.4 标记DRC错误
在错误导航界面中有一些图标对查看和修改DRC错误 很有帮助。点击图标“ ”可以使错误标记在显示和隐藏 之间切换。对版图进行修改后，如果想要去掉错误标记，点 击错误导航界面中的图标“ ”。点击图标“ ”可以 在版图中标记下一个DRC错误，点击图标“ ”可以在 版图中标记上一个DRC错误。点击图标“ ”可以对错 误导航界面进行设置，对于一般的DRC检查，默认的设置 是比较符合需要的，不需要另外再作修改。点击图标“ ” 会出现一个下拉菜单，此菜单中比较经常用的选项是 “Export DRC Result”，即导出DRC结果。
要对整个单元的版图进行设计规则检查，选择命令 Tools→DRC。如果只对单元的一部分进行设计规则检查， 选择命令Tools→DRC Box，然后在要检查的版图上按住鼠 标左键画一个矩形框来确定检查的范围。
在运行DRC的过程中，在版图界面会出现一个与图5.1 类似的对话框，这个对话框中列出了被检查单元的名字、使 用的设计规则文件的名字、当前正在检查的设计规则的名字、 使用的时间、估计要做完全部检查所剩余的时间及已经完成 的设计规则检查的数量。对每个检查出来的错误，对话框中 会列出规则名和错误的数量。这个对话框中的内容同样会被 保存在DRC结果报告中。可以通过DRC错误导航来查看 DRC结果报告，所使用的命令是Actions→Open DRC Summary Report。
(4) Write terminal names for subcircuits：在注释语句中 给出子电路的端点名和网表中子电路的状态。例如：
X1 1 2 4 ICResPoly L=3.4u W=250n * X1 PLUS MINUS BULK
(5) Write shorted devices：如果在提取定义文件中 “IGNORE_SHORTS”被设置，则在网表的注释语句中写出 短路的器件，否则短路的器件将被忽略；如果在提取定义文 件中“IGNORE_SHORTS”没有被设置，则在网表中短路的 器件将作为正常器件被写进。
tanner设计规则
a
Well Edge -5λ
最小覆盖
2.3 Source/Drain Active to 阱外器件有源区距阱
b
Well Space -5λ
最小间距
1
1
1 P+
2
3a
3b N+
1
设计规则——active
2.4a WellContact(Active) to 阱对其中阱接触(有源
Well Edge -3λ
接触孔最小围绕
5.3A
PolyContact to
接触孔间距
PolyContact Spacing -2λ
1A
2A 3A
设计规则——Active
contact
定义为金属1与有 源区的所有连接
符号
名称
含义
6.1A Active Contact Exact Size -2λ 有源区接触孔确切宽度
6.2A FieldActive Overlap of ActCnt - 有源区与有源区接触孔
8.5a/ 8.5c 8.5b/ 8.5d
Via to PolyContact/ 通孔与多晶硅 / 有源区 ActiveContact spacing 接触孔的最小间距
-2λ
Via to Poly/Active Spacing -2λ
Poly与有源区对通孔 的最小间距
Via(On Poly/Active) to Poly与有源区对通孔 Poly/Active Edge -2λ 的最小围绕
5a
5b
4a
5c
5d
4b
可用于电源线、地线、总线、
设计规则——metal2 时钟线及各种低阻连接
版图-tanner
摘要供电电路是提电路工作的电能，无论是生活还是电路板都必须要有供电电路，电路才能正常工作。
具体什么时候要什么电源，必须有控制电路来控制。
Tanner Pro集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
L-Edit是Tanner EDA软件公司所出品的一个IC 设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。
L-Edit包含IC设计编辑器、自动布线系统、线上设计规则检查器（DRC）、组件特性提取器、设计布局与电路netlist的比较器，这些模块组成了一个完整的IC设计与验证解决方案。
关键词供电，控制，电路，版图设计目录摘要 (I)1 设计内容及目的 (2)1.1设计内容 (2)1.2设计目的 (2)2 三输入两级供电控制电路图设计 (3)2.1电路模型图 (3)2.2电路真值表 (3)2.3电路原理图 (4)2.4电路仿真 (5)3 三输入两级供电控制电路版图实现 (8)3.1版图设计 (8)3.2DRC验证 (8)3.3功能仿真 (9)3.4LVS检测 (14)总结 (18)参考文献 (19)1.设计内容及目的1.1 设计内容三输入两级供电控制电路设计完成三输入两级供电控制电路设计的整个设计流程，包括电路图和版图设计。
1.2设计目的1). 培养学生严谨认真的工作态度2). 培养学生独立分析和解决实际问题的能力3). 进一步熟悉Tanner Pro工具的使用4). 进一步熟悉集成电路设计方法5). 学会撰写课程设计总结报告2 三输入两级供电控制电路图设计2.1电路模型图A、B、C分别为三个不同电源电流流入控制电路，三个电路并联，一起组成第一级控制，D为控制电源输入控制电路，为第二级控制。
《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
精品文档-集成电路版图设计与TannerEDA工具的使用(王颖)-第6章
第6章 使用L-Edit设计版图实例
6.1 使用版图编辑器画PMOS晶体管的版图 6.2 使用版图编辑器画NMOS晶体管的版图 6.3 使用版图编辑器画反相器的版图 6.4 使用版图编辑器画并联晶体管的版图 6.5 使用版图编辑器画串联晶体管的版图 习题
第6章 使用L-Edit设计版图实例
后点击鼠标左键，然后点击Generate Cross-Section对话框
中的确认键(OK)，最后得到的版图与横截面窗口如图6.13所
示。
第6章 使用L-Edit设计版图实例
图6.12 产生横截面观察对话框
பைடு நூலகம்
第6章 使用L-Edit设计版图实例
图6.13 版图与横截面图
第6章 使用L-Edit设计版图实例
第6章 使用L-Edit设计版图实例
图6.6 绘制P Select层
第6章 使用L-Edit设计版图实例
③ 画Active层。在DRC文件中规定有源区的最小宽度 (Active Minimum Width)为0.35微米，PMOS晶体管的有源区 到N阱之间的最小距离(PMOS Source/Drain spacing to Well Edge)为0.75微米。在选择了有源区绘图层和方框绘图工具后， 在版图区域中画一个高0.55微米、宽1.55微米的有源区，即 PMOS晶体管的沟道宽度为0.55微米，如图6.7所示。
第6章 使用L-Edit设计版图实例
第6章 使用L-Edit设计版图实例
图6.11 DRC相关窗口
第6章 使用L-Edit设计版图实例
(7) 进行晶体管的横截面观察。Tanner的版图编辑器配
有版图横截面观察功能，利用此功能可以观察所画版图与实际
《集成电路版图设计与TannerEDA工具的使用》课件第2章
图2.9 反相器的尺寸标注方法
反相器的驱动能力与其尺寸有着密切的关系，尺寸越大 其等效电阻越小，驱动能力也就越大。
2.3.2 CMOS与非门
当所有给定条件中至少有一个条件不满足时，结果才能 出现，这种逻辑关系就是“与非”逻辑关系，实现“与非” 逻辑关系的门电路就叫做与非门(NAND Gate)。本节将介绍 两输入的与非门，其他更多输入的与非门可以通过MOS管 的扩展来实现。
在反相器电路图中，同样需要标注尺寸，其标注方法如 图2.9所示。在图2.9(a)中，P代表PMOS晶体管的尺寸，N代 表NMOS管的尺寸。标注的尺寸同样是晶体管的宽度在前， 长度在后或可以省略。图2.9(b)给出了另外一种标注方法， 即PMOS晶体管的宽度在前，NMOS晶体管的宽度在后，晶 体管的长度省略。
NMOS晶体管由埋在P型衬底中的N型漏区和源区构成。 源、漏之间的电流是由通过源极和漏极之间的N型导电沟道 中的电子形成的。图2.2给出了NMOS晶体管的结构图和电 路符号图。
图2.2 NMOS晶体管的结构图和电路符号图
NMOS晶体管和PMOS晶体管的衬底总是连接到固定电 平上。对于NMOS晶体管来说，衬底总是接逻辑“0”电平。 当NMOS晶体管的栅极接逻辑“1”电平的时候，晶体管导通。
图2.4(b)给出了PMOS晶体管的开关模型，当PMOS晶体 管的栅极加上逻辑“0”电平的时候，开关“闭合”或者“导 通”，漏极和源极被连接起来，漏极的电平可以传递到源极。 与NMOS晶体管类似，PMOS开关在传递“1”电平的时候性 能比传递“0”电平的时候要好。正因为NMOS晶体管和 PMOS晶体管在源极和漏极之间分别传递“0”和“1”的时候 有很好的开关性能，所以通常用NMOS晶体管传递逻辑“0” 电平，而用PMOS晶体管传递逻辑“1”电平。逻辑“0”电平 通常由芯片的地电平来表示；反之，逻辑“1”电平由电源电 压表示。
tanner课设
《集成电路计算机辅助设计》课程设计报告题目LED驱动芯片中的逻辑驱动电路设计及版图实现目录第一部分题目要求 (1)1.1课程设计项目 (1)1.2基本目标 (1)1.3设计要求 (1)第二部分电路设计 (2)2.1电路图设计 (2)2.1.1反相器 (2)2.1.2传输门 (2)2.1.3与非门 (3)2.1.4驱动电路D触发器 (4)2.2电路工作原理 (5)2.2.1原理图 (5)2.2.2工作原理 (5)2.3原理图输入步骤 (6)2.4MOS管尺寸汇总表 (6)第三部分电路仿真 (7)3.1仿真步骤 (7)3.2仿真结果 (2)第四部分版图实现 (9)4.1版图设计步骤 (9)4.1.1反相器版图设计 (9)4.1.2传输门版图设计 (12)4.1.3与非门版图设计 (12)4.1.4总电路图版图设计 (12)4.2版图设计结果 (13)第五部分结论 (16)第六部分心得体会 (17)参考文献 (18)第一部分题目要求1.1课程设计项目：LED驱动芯片中的逻辑驱动电路计及版图实现1.2基本目标：设计一个LED驱动芯片中的单元电路：逻辑驱动电路。
完成电路原理图的设计，仿真，以及版图设计。
要求尽可能满足下列要求。
Note:The Schematic input can use VIEWLOGIC or S-EDIT.The simulator can use Hspice or T-spice, The layout fulfilled with L-EDIT.Simulation and calculation were done with SMIC0.35um COMS model.1.3设计要求：（1）给出满足题目要求的电路图。
（2）给出MOS管的尺寸。
（3）利用Hspice或T-spice对电路进行仿真，仿真内容包括：舜态特性、温度特性、不同工艺角条件下的瞬态特性、功耗等。
（4）利用L-EDIT完成电路的版图设计，设计规则使用L-EDIT默认规则，要求电路布局合理、面积尽量做小。
集成电路版图设计与TannerEDA工具的使用图文 (7)
第7章 Tanner的S-Edit电路图编辑器
7.1 S-Edit电路图编辑器简介 7.2 电路图的设计 7.3 电路设计图的查看、绘制和编辑 7.4 电路图的连接关系 7.5 网表和仿真 7.6 实例 7.7 创建符号视图 习题
第7章 Tanner的S-Edit电路图编辑器
第7章 Tanner的S-Edit电路图编辑器
3. 绘制线条 绘制线条的方法是：首先选中工具栏中画线形的图标 “ ”，然后点击鼠标左键在工作区域确定线条起始点的 位置，然后移动光标到多边形第二个顶点的位置，并点击鼠 标左键确定。重复上述步骤确定后面的顶点位置，最后一个 顶点位置确定好后，点击鼠标右键即结束绘图。在结束绘图 之前，如果上一个顶点的位置需要取消，点击鼠标中键就可 以了。线条顶点的个数可以是任意个。 需要特别注意的是，此处的线条只是一条线，不具有任 何电气属性。
7.2.2 S-Edit中的库
载入一个已经存在的设计时，该设计所参考的所有的库 都会同时被载入，并出现在库导航界面中。当创建一个新的 设计或参考一个当前没有打开的库中的元件时，需要明确载 入设计库。
载入设计库的方法是：选择命令File→Open→Add Library，或直接点击库导航界面中的Add按钮，出现如图7.4 所示的Add Library对话框，选择好需要的库，然后点击确认 键(OK)就可以了。
第7章 Tanner的S-Edit电路图编辑器
图7.2 设置对话框
第7章 Tanner的S-Edit电路图编辑器
7.2 电路图的设计
7.2.1 S-Edit中的设计
在电路图编辑器的菜单栏中，可选择文件(File)菜单项， 在文件菜单下拉列表中选择新建(New)子菜单。其中有两个 选项：新建设计(New Design)和新建文件(New File)。新建设 计指的是新建一个电路图，而新建文件指的是新建一个文本 文件。在Tanner S-Edit较早的版本中，File下的New子菜单就 是指新建一个设计。
常用EDA工具之Tanner
常用EDA工具之Tanner集成电路版图编辑器L-Edit(Layout-Editor)在国内已具有很高的知名度。
Tanner EDA Tools 也是在L-Edit 的基础上建立起来的。
整个设计工具总体上可以归纳为电路设计级和版图设计级两大部分。
即以S-Edit 为核心的集成电路设计、模拟、验证模块和以L-Edit 为核心的集成电路版图编辑与自动布图布线模块。
电路设计级包括电路图编辑器S-Edit、电路模拟器T-Spice 和高级模型软件、波形编辑器W-Edit、NetTran 网表转换器、门电路模拟器GateSim,以及工艺映射库、符合库SchemLib、Spice 元件库等软件包，构成一个完整的集成电路设计、模拟、验证体系，每个模块互相关联又相对独立，其中S-Edit 可以把设计的电路图转换成SPICE,VHDL，EDIF 和TPR 等网表文件输出，提供模拟或自动布图布线。
版图设计级包括集成电路版图编辑器L-Edit 和用于版图检查的网表比较器LVS 等模块。
L-Edit 本身又嵌入设计规则检查DRC、提供用户二次开发用的编辑界面UPI、标准版图单元库及自动布图布线SPR、器件剖面观察器Cross Section Viewer)版图的SPICE 网表和版图参数提取器Extract(LPE)等。
网表比较器LVS 则用于把由L-Edit 生成的版图反向提取的SPC 网表和由S- Edit 设计的逻辑电路图输出的SPC 网表进行比较实现版图检查、对照分析。
L-Edit 除了拥有自已的中间图形数据格式(TDB 格式)外，还提供了两种最常用的集成电路版图数据传递格式(CIF 格式和GDSII 格式)的输入、输出功能，可以非常方便地在不同的集成电路设计软件之间交换图形数据文件或把图形数据文件传递给光掩模制造系统。
精品文档-集成电路版图设计与TannerEDA工具的使用(王颖)-第3章
第3章 CMOS集成电路的物理结构
在布电源线之前，应该先简单估算一下芯片的功耗，根据 功耗可以计算出芯片的最大工作电流。有了最大工作电流，还 需要知道单位宽度的金属层允许流过的最大电流是多少(这个 值由生产厂家提供)，然后用最大工作电流除以单位宽度的金 属层允许流过的最大电流，再留一些余量就得到需要布的电源 线的宽度。
第3章 CMOS集成电路的物理结构
第3章 CMOS集成电路的物理结构
3.1 版图设计的概念和方法 3.2 集成电路工艺简介 3.3 CMOS制造工艺简介 3.4 版图中的绘图层 3.5 CMOS晶体管的版图
第3章 CMOS集成电路的物理结构
3.6 版图的验证 3.7 版图输出数据 3.8 版图设计的通用准则 3.9 基本逻辑门的版图设计 习题
第3章 CMOS集成电路的物理结构
1．施主杂质与N型半导体 掺入在半导体中的杂质原子，如果能够向半导体中提供导 电的电子而本身成为带正电的离子，则称这种杂质为施主杂质。 在集成电路工艺中，典型的施主杂质主要有五价元素磷、砷和 锑。图3.3所示是在硅中掺入施主杂质磷。半导体中掺入施主 杂质，并主要靠施主提供的电子导电，称这种半导体为N型半 导体。在N型半导体中，多数载流子为电子，少数载流子为空 穴。
第3章 CMOS集成电路的物理结构
3.1.2 版图设计的方法 版图设计在集成电路设计流程中位于后端，它是集成电路
设计的最终目标，版图设计的优劣直接关系到芯片的工作速度 和面积，因此版图设计在集成电路设计中起着非常重要的作用。
第3章 CMOS集成电路的物理结构
版图设计的流程是由设计方法决定的。版图设计方法可以 从不同的角度进行分类，如果按照自动化程度，大致可分为三 类：全自动设计、半自动设计和手工设计。版图设计的一般流 程可以表述如下：首先把整个电路划分成若干个模块；然后对 版图进行规划，确定各个模块在芯片中的具体位置；完成各个 模块的版图及模块之间的互连；最后对版图进行验证。对于不 同的设计方法，版图设计的具体流程会有所不同。
Tanner经验
最近需要做一块光刻版，cell为圆，圆心位置不具有平移对称性，但具有一定的旋转对称性。
这就增加了一定的难度，Ledit在做旋转及对称操作时不太方便。
经过几天的摸索与实践，现总结经验如下。
1，AutoCAD在平面及三维制图具有相当的优势，做旋转，平移，镜像，阵列操作非常方便。
所以先利用CAD制作圆，当圆的数量超过几十万个时，对计算机性能要求比较高。
利用图层及基本操作制作好版图，另存为.dxf格式文件。
2，利用linkCAD软件将.dxf文件转换为GDSⅡ格式文件。
linkCAD是一款非常好用的图形格式转换软件。
3，利用Ledit将GDSⅡ格式导入，即生成版图，再利用Ledit里的复制操作。
但是有个问题，当CAD中的圆转变为Ledit里时，并不是圆，而是多线段，因为圆就是一定数量的多线段组成的。
这就会使几M的CAD文件变为几百M的tdb文件。
解决这个问题如下：a，利用工程桩自动编号并提取坐标程序gczbhg6.VLX把CAD里的圆心坐标统计出来，存为txt文件。
b，在Ledit里画个圆，利用copy命令结合txt文件，即可做出圆，而并非多线段，这样会使tdb文件小些。
我做的版图圆的数量比较多，做图过程中出现过许多问题，但最终都逐一解决。
尽管耗时较多，但学到了不少东西。
来源：<科学网—AutoCAD与L-edit软件“合作”- 实验技术与方法>经过摸索，可以成功实现AutoCAD到L-Edit的转换的哦：AutoCAD→DXF用LinkCAD 5.6.11，将DXF→GDSII，期间需要丢掉文字！而且LinkCAD一定要用最新版本的，否则导入L-Edit一大片，不认L-Edit导入GDSII后，开启捕捉动态点，手动填充，一层、一层的手动处理补文字、校对完成制作时间大概3天。
2014-1-15。
《集成电路版图设计与TannerEDA工具的使用》课件第1章
集成电路的分类方法非常多，如果按照应用领域来分， 可以分为通用集成电路和专用集成电路；如果按照电路的功 能来进行分类，可以分为数字集成电路、模拟集成电路和数 模混合集成电路；如果按照器件结构类型来分，可以分为 MOS集成电路、双极型集成电路和BiMOS集成电路；
如果按照集成电路的集成度来分，可以分为小规模集成 电路(SSI，Small Scale Integration)、中规模集成电路(MSI， Medium Scale Integration)、大规模集成电路(LSI，Large Scale Integration)、超大规模集成电路(VLSI，Very Large Scale Integration)、特大规模集成电路(ULSI，Ultra Large Scale Integration)和巨大规模集成电路(GSI，Giant Scale Integration)。
所谓分层设计，是指将集成电路的设计分为五个设计层 次，即行为级设计、RTL级设计、门级设计、晶体管级设计 和版图级设计。行为级设计是指用高级语言来建立行为模型， 即用高级语言来实现设计的算法。RTL级设计是指描述寄存 器之间数据的流动及数据的处理方法。门级设计是指设计逻 辑门及其互连方式。晶体管级设计是指将逻辑门进一步用晶 体管及互连关系来描述。版图级设计是指集成电路最终的掩 膜版设计。
设计IC芯片的最初目的就是为了减小计算机的体积。 1945年，美国生产出了第一台全自动电子数字计算机“埃 尼阿克”(ENIAC，Electronic Numerical Integrator and Calculator，电子数字积分器和计算器)。它采用电子管作 为计算机的基本元件，每秒可进行5000次加减运算，体积 为3000立方英尺(1立方英尺=0.028 317立方米)，占地170 平方米，重量30吨，耗电140～150千瓦。如今，在集成电 路技术的推动下，个人电脑的体积变得越来越小，其运行 速度和功能在过去看来是不可想象的。
IC版图设计-tanner软件基本操作知识PPT课件
• 引言 • Tanner软件介绍 • 基本操作流程 • 高级功能应用 • 常见问题及解决方案 • 总结与展望
01
引言
主题简介
Tanner软件是一款广泛用于集成电 路版图设计的工具，具有强大的功能 和灵活性。
该软件提供了完整的解决方案，从电 路设计到版图生成，再到DRC/LVS检 查，都可以在Tanner软件中完成。
参与实际项目实践
计划参与更多的实际项目，将所学知识应用于实 践中，不断总结经验，提高自己的设计水平。
THANKS
感谢观看
详细描述
这可能是由于原理图文件格式不兼容或文件损坏所致。解 决方案是确保原理图文件格式与软件兼容，并使用正确的 版本打开。如果文件损坏，尝试使用其他原理图软件打开 并保存为兼容格式。
总结词
导入的原理图无法正确匹配到软件中的元件库。
详细描述
这可能是由于原理图中的元件名称与软件中的元件库不匹 配所致。解决方案是手动将原理图中的元件名称与软件中 的元件库进行匹配，或使用软件的自动匹配功能，根据元 件的电气特性进行匹配。
总结词
导入的原理图布局与预期不符。
详细描述
这可能是由于原理图布局工具的使用不当或导入设置不正 确所致。解决方案是检查导入设置，确保按照预期进行布 局。如果布局不正确，可以使用软件的布局调整工具进行 手动调整。
布局布线时的问题
总结词
在布局布线过程中，可能会出现元件重叠或无法连接的问 题。
详细描述
这可能是由于元件放置不当或布线工具使用不当所致。解 决方案是手动调整元件位置，确保元件不重叠且易于连接 。同时，检查布线工具的设置，确保按照预期进行布线。
自动布局布线的优点
版图设计知识点
版图设计知识点版图设计是指在平面设计中对于页面布局、元素排列以及配色等方面的设计。
在版图设计中，有许多重要的知识点需要注意和掌握。
本文将就版图设计的知识点进行详细论述。
一、页面尺寸与比例在版图设计中，页面尺寸与比例是首要考虑的因素之一。
根据设计需求和输出媒介的不同，选择适合的页面尺寸是非常重要的。
常见的页面尺寸包括A4、A5、网页尺寸等。
除了尺寸外，比例也需要考虑。
常见的比例有黄金比例、对称比例等，选择合适的比例可以使得版面更加平衡美观。
二、栏目设置与结构栏目设置是版图设计中的重要环节。
通过合理设置栏目，可以使得信息的展示更加清晰、有序。
在进行栏目设置时，需要考虑到内容的重要性、相似性以及层次关系。
常用的栏目设置有单栏、双栏、多栏等，根据设计需求选择合适的栏目布局。
三、文字排版文字排版是版图设计中不可忽略的一环。
合理的文字排版可以提升版面的可读性和美观度。
在进行文字排版时，需要注意字体的选择与搭配、字号的调整以及字距的设置等。
同时，还需要注意段落的分隔与缩进、文字的对齐方式等，确保文字排版整齐、清晰。
四、色彩运用色彩是版图设计中的重要元素之一，能够给人带来不同的情绪和感受。
在进行色彩运用时，需要考虑到色彩的搭配、主次关系以及色彩的饱和度和明度等因素。
同时，还需要注意色彩的运用要与设计主题相符合，避免色彩过于花哨或不协调而影响整体设计效果。
五、图片与图形元素图片与图形元素在版图设计中起到了画龙点睛的作用。
通过巧妙的图片与图形元素的运用，可以提升版面的视觉效果和吸引力。
在选择图片与图形元素时，需要注意其与设计主题的契合度，避免过多或不相关的图片与图形元素的使用。
同时，还需要注意图片的清晰度以及图形元素的简洁性和美观性。
六、空白与留白空白与留白是版图设计中的重要设计元素之一。
合理的运用空白与留白可以使版面更加清爽、简洁。
空白的选择需要考虑到信息的紧凑性与层次关系，留白的运用则需要考虑到版面的平衡性与美感。
版图注意事项
版图注意事项版图（Layout）是指在设计活动场所（如办公室、商店、展览馆、室内设计等）时，根据功能需求合理布置、安排各个物件、设施和空间的一种方式。
一个合理的版图设计可以有效地提高工作效率，增加空间利用率，以及提升用户体验。
在设计版图时，有一些注意事项需要考虑，以确保最终设计符合需求并具有良好的可用性和可扩展性。
首先，版图设计需要考虑用户的需求。
不同的场所和活动有不同的功能需求，因此，在进行版图设计之前，需要了解用户的需求和习惯。
例如，在商店设计中，需要根据商品的种类和销售策略，确定不同区域的位置和大小，以便顾客能够方便地浏览和购买商品。
其次，版图设计需要合理安排空间和设施。
在设计版图时，需要考虑到整个空间的利用率和流线性。
例如，在办公室设计中，需要合理安排工位、会议室和公共休息区的位置，以方便员工之间的交流和协作。
此外，还需要合理安排设施，如电源插座、网络接口和储物空间等，以满足员工的需求。
同时，版图设计需要考虑环境因素。
在版图设计中，需要考虑到光源、空气流通和温度等环境因素。
例如，在室内设计中，需要考虑到窗户的位置和大小，以确保室内有足够的光线。
此外，还需要考虑到通风和空调系统的设计，以确保室内的空气流通和温度的适宜。
版图设计还需要考虑人们的行为习惯和心理因素。
在设计版图时，需要考虑到人们在活动场所中的行为习惯和心理需求。
例如，在商店设计中，需要合理安排通道和商品的摆放位置，以方便顾客的浏览和购买。
此外，还需要考虑到人们的隐私需求和舒适感，以确保设计的活动场所能够提供一个愉快和舒适的环境。
此外，版图设计还需要考虑到可扩展性和灵活性。
在设计版图时，需要考虑到未来可能的变化和扩展需求。
例如，在办公室设计中，需要留出一定的空间，以应对人员增加和功能扩展的需求。
此外，还需要考虑到布线和设施的灵活性，以便日后的维护和改造工作。
综上所述，版图设计是一项复杂而细致的工作。
在进行版图设计时，需要考虑用户的需求、空间布局、环境因素、行为习惯和心理需求、可扩展性和灵活性等因素。
tanner设计规则
Tanner版图流程举例（反相器）集成电路设计近年来发展相当迅速，许多设计需要借助计算机辅助设计软件。
作为将来从事集成电路设计的工作人员，至少需要对版图有所了解，但是许多软件（如cadence）实在工作站上执行的，不利于初学者。
L-Edit软件是基于PC上的设计工具，简单易学，操作方便，通过学习，掌握版图的设计流程。
Tanner Pro简介：Tanner Pro是一套集成电路设计软件，包括S-EDIT，T-SPICE，W-EDIT，L-EDIT，与LVS ，他们的主要功能分别如下：1、S-Edit:编辑电路图2、T-Spice:电路分析与模拟3、W-Edit:显示T-Spice模拟结果4、L-Edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化5、LVS：电路图与布局结果对比设计参数的设置Setup>Design •该对话框共有六页，分别是：Technology(工艺参数)、Grid(网格参数)、Selection(选择参数)、Drawing(绘图参数)、Curves(曲线参数)、Xref files(外部交叉引用参数)•网格分为显示网格、鼠标网格（跳跃、平滑）、定位器网格设计规则的作用•设计规则规定了生产中可以接受的几何尺寸的要求和达到的电学性能。
•对设计和制造双方来说，设计规则既是工艺加工应该达到的规范，也是设计必循遵循的原则•设计规则表示了成品率和性能的最佳折衷设计规则的设置(一)、设计的类型•Minimum Width•Exact Width•Not Exist•Spacing•Surround•Overlap•Extension•Density（1）Minimum Width 该层上所有object在任意方向上的宽度(2) Exact width 该层上所有object在特定方向上的准确宽度（3）Not Exist在指定的层上，所有object都不能存在.这是唯一不含距离的规则（4）Spacing在指定的层上或者在指定的两层之间的object的最小间距（5）Surround 一个层上的物体，在每个方向上，被另一层上的物体至少要环绕x各单位（6）Overlap 一个层上的物体必须与另一个层上的物体交叠的最小尺寸。
tanner设计报告
理学院<<CAD集成电路设计>>论文学生姓名：陆艳明学号：0907010047指导教师：周章渝专业班级：___电技091 __ 时间：2012年1月18日TANNER环境中CMOS反相器的设计一、设计综述㈠、反相器的定义：反相器（英语：Inverter）也称非门（英语：NOT gate），是数字逻辑中实现逻辑非的逻辑门。
这种功能代表了数字电路中理想开关表现的假定，但是在实际的反相器设计中，元件有其需要特别关注的电气特性。
实际上，CMOS 反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器。
真值表和符号表示如下：㈡、反相器的实现电路：①NMOS反相器、②PMOS反相器、③TTL反相器、④CMOS⑤饱和负载数字反相器、⑥三极管反相器、⑦开关实现的反相器。
反相器电路输出电压所代表的逻辑电平与输入相反。
反相器可以仅用一个NMOS晶体管或一个PMOS连接一个电阻来构建。
因为这种“阻性漏极”方式只需要使用一种类型的晶体管，其制造成本非常小。
不过，由於电流以两种状态之一流过电阻，这种阻性漏极配置有功耗和状态改变的处理速率问题。
另外，反相器可以用两个互补晶体管配置成CMOS反相器。
这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。
处理速率也能得到很好的提高，因为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻相对较低。
反相器也可以电阻－晶体管逻辑（RTL）或晶体管－晶体管逻辑（TTL）使用三极管（BJT）构建。
㈢、反相器的性能：反相器性能常用表示输入-输出电压关系的电压传输特性曲线（VTC）来测定。
曲线图能反映出元件的参数，包括噪声容限、增益和操作逻辑电平，反相器理想化的电压传输特性曲线是单位阶跃函数，这表明反相器能在高电平和低电平间无延迟精确的翻转，但在实际元件中，曲线存在过渡区。
曲线表明若输入为低电压，则输出为高电压；若输入为高电压，则输出电压逐渐接近0V。
tanner须注意的地方
选择规则和模型文件的方法：1. 根据学号选好规则文件，在C或D:\Program Files\Tanner EDA\L-Edit 11.1\samples\tech下面，把自己对应的规则打开，看看Technology这一行写的是多少um的工艺，或是在软件里的看Lambda等于多少2. 在C或D:\Program Files\Tanner EDA\T-Spice 10.1\models里用txt打开模型文件，查看文件的头两行文字，看一下模型的特征尺寸是多少，选一个与规则文件的特征尺寸相近的模型文件，此模型文件里的参数用作你的计算，如果模型文件里没有的参数，请使用其默认值。
3.有些模型文件里没有说明特征尺寸的，可以不选它，有两个模型文件的特征尺寸都是2um，选的时候选其中的任意一个即可。
1．设置L-Edit的Technology and DRCFile----Replace Setup →Browse (location: C or D:\Program Files\Tanner EDA\L-Edit 11.1\samples\tech\mosis) →选定你的规则，所有的规则都在C or D:\Program Files\Tanner EDA\L-Edit 11.1\samples\tech\mosis\目录下。
→→2．λ的设置以选用的模型文件规定的特征尺寸为准，如选用1.25um的工艺，则要通过下面方法设置λ的大小→→Technology name里可以看到步骤1设定的Technology and DRC，technology units里点other: Lambda。
1λ=1.25u/2=5/8,注意，这里只能写整数，不能写为1.25/2。
3．大版图由小版图并联而成时，LVS要进行相关的设置在merge devices的MP，MS那里选ALL4．分析数据的导出点中你要导出的图，chart→export data5．Model的路径在C or D:\Program Files\Tanner EDA\T-Spice 10.1\models6．在S-EDIT里更改MOS管的宽长比选定MOS管，edit→edit object…→L→改长度（W→改长度）注意，它的单位是微米，你要根据工艺，把λ值代入计算得到实际的长度再填入。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图注意事项
①P管与N管分层放置，P管放入N阱中。
N阱中应尽量多的设置阱连接区，N管层应尽量多的设置衬底接触点。
②每一层晶体管要加保护环，保护环是为了减少栓锁效应，保护环分为硬环和软环。
P管用N型保护环，N管用P型保护环。
保护环由select、active、active contact、metal层组成。
N型保护环的select层用nselect，P型保护环的select层用pselect。
图1. P型保护环
③晶体管的放置要保证晶体管内部电流方向一致
图2 晶体管放置示意图
④重要晶体管(如差分输入对、电流镜)应增加虚拟管，高度匹配时在管子的四周都加虚拟器件。
图3为非高度匹配时虚拟管的运用。
图3 加入了虚拟器件的版图
⑤特殊晶体管的优化处理（见余华老师课件）
a）宽度很宽的晶体管b）长度很长的晶体管
c）宽度很窄的晶体管d）晶体管的合并
⑥注意晶体管的共质心布局。
如：叉指状MOS晶体管：ABBA
图4 叉指状MOS晶体管
⑦pad画法：Metal1：102×102；Metal2；100×100；Overglass：88×88；Via：90×90；Pad Comment：100×100。
图5 pad版图
⑧“poly-poly”结构电容画法：电容中要用到Poly、Poly2、Metal1、Poly Contact、Poly2 Contact、Capacitor ID等图层，电容的有效面积是Poly、Poly2的正对面积，也就是Poly2的面积。
下图为50*50的电容，其画法为：Poly（66*56）、Poly2（50*50）、Capacitor ID （50*50）、Metal1、Poly Contact、Poly2 Contact。
图6 50*50电容版图
其电容提取如下：
.SUBCKT c1
C1 1 2 c=1.1525e-012 $ (-29.5 20 20.5 70)
.ENDS
⑨ 版图：
图7 初学者所画轨对轨运放的版图
注意：1）此次版图所用工艺为MOSIS/ORBIT 1.2u SCNA 。
（设置替换路径为：C:\program files\Tanner EDA\Tanner Tools v13.1\L-Edit and LVS\Tech\Mosis\morbn12）
2）替换设置后，将设置-设计-technology 下的technology to micro map 改为： 1 Lambda=11 microns 。
T-spice 后仿真时所用工艺为余华老师所给的1.25u 的工艺。