Array制程及设备介绍

2.3.2 TN像素结构及制作工艺流程-Island Mask 2：SE (岛状半导体形成)
A
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A’
A
A’
1. 成膜SiNx 2. 成膜后洗净 3. 成膜SiNx/a-Si/n+Si 4. 光阻涂布/曝光/显影 5. 蚀刻(DRY) 6. 光阻去除 7. 检查
厚度(THK)
沉积速率 (D.R)
蚀刻速率 (E.R)
表征薄膜的实际厚度 表征薄膜的生长速度 表征薄膜的致密性
均匀度(U%) 表征薄膜的平坦程度
应力(Stress) 表征薄膜内应力的大小
氢含量(H%) 表征薄膜内氢元素的含量
测试机台 SE CV测量仪
测试方式 椭圆偏振测量技术 汞探针方式测量CV曲线
4 如何实现像素单独控制？
电荷 公共电极电位 电压(电位差)
电流 电容 晶体管开关 金属布线
类比
水量 水平面 水位差 水流 水槽Tank 水龙头 水管
说明
同一系统中的基准参考电位 重要的是两侧电极的电位差
容量与底面积成正比 有开关特性，同时决定着电流大小 粗细决定着电流大小
课程目录
1
Array是做什么的？
SR、SE、 椭圆偏振测量技术
SEM
扫描式电子显微镜
SE/Profile 对比刻蚀前后厚度差
SR、SE、 计算厚度的方差均匀度或者极
SEM
差均匀度
应力测量仪
激光相移方式或者光学聚焦方 式
FTIR/SIMS
傅氏转换红外线光谱分析仪/二 次离子质谱仪
4.1.2.5 CVD工艺可调参数
控制参数 温度 射频功率 气体流量 气体流量比 压力(真空度) Spacing (Plasma密度)
SiNx
SiH4+NH3
绝缘层 阻挡性能、绝缘性能，介电常数
SiO
SiH4+N2O
绝缘层 绝缘、与半导体的界面缺陷
同样的薄膜结构，随着运用于不同的目的，其结构、工艺条件、作用 和特性要求相差甚远。
4.1.2.4 CVD膜质评价
评价项目 折射率(n)
作用说明 能反应薄膜中Si含量的变化
介电常数(k) 表征薄膜对电荷的存储能力
低hillock(毛刺凸起) 低阻、barrier性能
Pixel RE
ITO
像素电极导电材料
2.3.3 TN像素结构及制作工艺流程-Souce/Drain Mask 3：SD (Source及Drain电极形成)
A
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A’
A
A’
1.成膜Cr (4000A) 2.光阻涂布/曝光/显影 3.硬烤 4.蚀刻Cr(WET) 5.蚀刻n+Si(DRY) 6.光阻去除 7. 检查
4
Array设备及工艺简介
Gate TFT
Pixel Cs
COM
B’ Data
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A
PVD CVD CVD PVD CVD PVD
Gate电极 Gi绝缘层 半导体沟道 源漏电极 接触孔 像素电极
A’
Mo/Al SiNx a-Si Mo/Al SiNx ITO
基板
靶材原子
Ar+
磁铁
V1 V0
场电 电子e 靶材
阴极
E
磁场B
4.1.3.2 PVD(Sputter)设备结构
4.1.3.3 PVD(Sputter)薄膜种类
膜层
Gate
Source/ Drain
成分
Mo Ti Al Ti
作用
栅极导电材料 阻挡Al扩散 源漏极导电材料 阻挡Al扩散
特性要求
低阻
低阻、barrier性能 低阻，
2.2
像素结构及Array制作工艺流程
Thin Film
4~13 Cycle
成膜 GALSS基板
成膜前洗浄
CVD装置、SPUTTER装置
PHOTO
涂布前洗浄
PR Coating
Exposure
Develop
Doping/ Etching
Doping ETCHING
PR Strip PR Strip
LPCVD (Low Pressure CVD)
0.2~2.0Torr,500℃ ~900℃ 优点是膜的纯度和均匀性好 缺点是成膜率低,反应温度高 在半导体行业中使用
PECVD (Plasma Enhanced CVD)
0.1~5.0Torr,200℃ ~500℃ 优点是在低温下可进行反应,成膜率高 缺点是处理反应产物困难
物理气相沉积 （PVD）
真空蒸发 溅射镀膜 离子镀膜
电阻加热 感应加热 电子束加热 激光加热
直流溅射 射频溅射 磁控溅射 离子束溅射
直流电弧离子镀 空心阴极离子镀 等离子体离子镀
纯度高 成本低 方向性好 材料受限 膜层着力强 易大面积成膜 能镀熔点高的薄膜 膜成分易于控制 膜层致密度高 材质范围广 有利于化合物成膜 沉积速率高 可镀较厚的膜
影响的薄膜质量评价参数 沉积速率、致密性、绝缘性、应力、氢含量、厚度均匀度 沉积速率、致密性 沉积速率、致密性、折射率 沉积速率、致密性、折射率、介电常数 沉积速率、致密性、折射率 沉积速率、Particle
4.1.3 PVD
Physical Vapor Deposition（物理气相沉积）
利用物理过程实现物质转移，将原子或分子由源转移到基材表面上。
它기 是체 部에 分电더离큰的에 气너 体지 , 由를电받子으, 离면子상, 전 自이 由基와,는中性다粒른子이, 온 及화 光된 子组입成자。들等, 즉离子양体과本음身의 총 전하 是含有중物성理을和化띄学는活플泼라粒즈子마的상 电태 中로 性混변合환物한。다这. 些活泼自由基粒子能够做化学功, 而带 电原子우和리分주子변通에 过서 溅도 射能쉽够게做찾物아理볼 功,수结果있,는通플 过라 物즈 理마 轰는 击和네化온学사反인应이,나等离형子광工등艺으能로够부터 시작하 完成各번种갯材불料과表面같改은性것, 들 包括이表플面라活즈化마、상污태染라物고去하除면、刻이蚀해等하功기效가。쉬울 것이다.
4.1.3.1 Sputter
磁控溅射镀膜(Sputter)
在高真空电极两端加上高压，通过辉光放电产生等离子体，撞击靶材使 靶材原子发生溅射。溅射产生的原子（或分子）逸出而淀积到被镀衬底（或工 件）的表面，形成所需要的薄膜。
在两电极间增加磁场，将电离得到的电子约束在接近靶材位置作螺旋运 动，增大电子自由程，提高溅射效率。
2.3.4 TN像素结构及制作工艺流程-Contact Hole Mask 4：CH (Contact Hole形成)
A
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A’
A
A
A’
1. 成膜SiNx 2. 光阻涂布/曝光/显影 3. 蚀刻(DRY) 4. 光阻去除&洗净 5. 检查
，常被플视라为즈是마物란 质的소第위四'제 态，4의 被称물为질等상离태子'라态고，알 或려 者져 “超있气으态며”,우，주也의称“99电%가 浆体플”라。즈等마 상태로 离子体물具질有很중高가的장电낮 导은 率，에与너电지磁상场태存는在고 极체 强的이耦며合, 이作것用이。에너지를 받아 차츰 액체로 되고 그
2.3.5 TN像素结构及制作工艺流程-Pixel电极 Mask 5：PE (画素电极形成)
A
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A’
A
A
A’
1. 成膜ITO
2. 成膜后洗净
3. 光阻涂布/曝光/显影
4. 蚀刻(WET)
5. 光阻去除
6. 检查
7. 退火
2.3
TN像素结构及制作工艺流程
Gate TFT
Pixel Cs
COM
B’ Data
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A
A’
Mask1 Gate电极 Mo/Al
Mask2 Mask2
GI绝缘层 SiNx 半导体沟道 a-Si
Mask3 源漏电极 Mo/Al/Cr
a-Si成膜示意： SiH4(+H2) → a-Si:H
4.1.2.2 PECVD设备结构
4.1.2.3 CVD薄膜种类
CVD薄膜
a-Si a-Si
n+ a-Si
成膜气体
SiH4+H2 SiH4+H2+PH3
作用
特性要求
半导体层
电子迁移率、空穴迁移率、缺陷 含量、与金属的接触效果等
半导体层
改善欧姆接触
2
像素的基本结构及Array工艺流程
3wk.baidu.com
Array工程重要指标
4
Array设备及工艺
5
Array设备布局及搬送系统
6
不同显示模式
7
低温多晶硅工艺介绍
1
Array是做什么的？
像素点阵的电路背板
2.1
Gate
像素的基本结构
TFT
Pixel Cst
B’ Data
随着TFT半导体材料选择的不同，器件结构和Array工艺也会产生很大的变化。
2.4
像素形成的过程
3
Array面板重要指标
Pixel Matrix
TFT 特性
面板 特性
所有像素点阵保持一致的电特性和显示特性
电子迁移率Mobility 临界电压Vth 开关比Ion/Ioff
开口率： (1)TFT Size; (2) Line CD(Critical dimension) (3)Cst; (4) 上下基板对位误差；(5)Disclination of LC
固态
液态
气态
Plasma
状态转化 Entalpy change
4.1.2 CVD
Chemical Vapor Deposition（化学气相沉积）
APCVD (Atmospheric Pressure CVD)
760Torr,400℃ ~500℃ 优点是反应简单,反应温度低,成膜率高 缺点是Gas的使用量高,处理反应产物困难 现在基本不使用
Array制程及设备介绍
www.tianma.com
几个概念
Retina
分辨率
M列
N行
分辨率＝M×N
PPI（ Pixels per inch） 屏幕对角线方向每英寸所拥有的像素点（Pixel）数目
问题
5.5英寸FHD(1920*1080)的手机屏是不是Retina屏幕？
乔布斯的定义：“当你所拿的东西距离你10-12英寸（约25-30厘米）时 ，它的分辨率只要达到300ppi这个‘神奇数字’ 以上，你的视网膜就无 法分辨出像素点了。”
4.1.2.1 PECVD
Plasma Enhanced Chemical Vapor Deposition
（等离子体增强型化学气相沉积）
利用等离子体辅助活化反应气体，降低反应温度，改善薄膜质量。
Process Gas
plasma assisted Chemical reaction
Thin Film
(19202+10802)1/2/5.5= 400.5
@
课前知识
1
TFT LCD基本结构
2
TFT LCD基本发光原理
Gray Generation
TN Mode
Color Generation
3 显示器的驱动方式，无源驱动(PM-LCD)与有源驱动(AM-LCD)
无源驱动：利用视觉残留效应。存在占空比、串扰问题，无法实现高解析度 有源驱动：每颗像素单独控制，在下一帧刷新前保持当前亮度。
Mask4 接触孔
SiNx
Mask5 像素电极 ITO
2.3.1 TN像素结构及制作工艺流程-Gate
Mask 1：GE (Gate电极形成)
A
Source Drain α-Si
Gate
A
ITO CH Gate insulator
A’
A
A’
1. 玻璃洗淨 2. 溅镀Metal1(Al, For example) 3. 光阻涂布/曝光/显影 4. AlNd蚀刻(WET) 5. 光阻去除 6. 检查
4.1
Thin film - 薄膜沉积
CVD：Chemical Vapor Deposition 化学气相沉积 （A+B→C）
PVD：Physical Vapor Deposition 物理气相沉积 （A+B→AB)
4.1.1 Plasma
Plasma① ：等Pla离sm子a란 体?/ 电浆
等플 离라 子즈 体마 是란 一种전由기自적由인电방子전和으带로电离인子해为생主기要는成전分하的를物质띤形양态이，온广과泛전存자在들于의宇宙집中단말한다.
讯号的时间延迟(RC Delay)及失真(Distortion) 因耦合电容(Cgs)产生的跳变电压
4
设备及工艺简介
4.1 Thin film-------------------薄膜沉积 4.2 Photolithography ----光刻 4.3 Etch ------------------------图形刻蚀