第六章时序逻辑电路作业题解

该电路具有自启动性。
图 6.3.1 题 6.6 的状态转移图
22
6.5 八位并行→串行转换
启动 启 动
&
&
在下图基础上增加芯片2 的Q2输出线到与非门，另 外在串行输出端增加两个 DFF和一个或门及与门
0
0
0
0
0
0
0
串输 行出 串行输出
M0
1 CR CP
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3 M0 CR CP D SR 1
Q=0且输出Z=0；若同时为“1”，则Q=1且输
出Z=1；如果其中一路为已知码，则可判断
另一路信号与已知信号的关系。
3
6.8分析图P6.8电路，画出其全状态转移图并说 明能否自启动。
Q1 Q2
1J C1 1K 1J C1 1K 1J C1 1K
Q3
CP
图 P 6.8
标题区 节目录
4
解：(1)分析电路结构 (2)写出四组方程
( i=2,3,…,n )
标题区
节目录
14
电路如下图所示。
Q4 Q3 Q2 Q1
1D C1
1D C1
1D C1
1D C1
CP
题6.12电路图 （省略了初始置0电路）
标题区
节目录
15
6.35 用DFF设计移存型序列信号发生器，要求 产生的序列信号为 (1)11110000…；
解：① 求触发器的级数
0
D′0 D′1 D′2 D′3 D′4 D′5 D′6 D′7
0 0
D′0 D′1 D′2 D′3 D′4 D′5 D′6
0 1
0
D′0 D′1 D′2 D′3 D′4 D′5
0 1
1 0
D′0 D′1 D′2 D′3 D′4
0 1
1 1
0 1
1 1
0 1
1 1
0 1
1 1
0 1
1 1
1
1 1 1
Q '0 Q '1 Q '2 Q '3 Q0 Q1 Q2 Q3 CR CP D SR M0 1
74194 (1) M 1
D SL D 0 D1 D 2 D 3 0
1 1
串 入 串入
Q '4 Q ' 5 Q ' 6 Q '7 RD CR CP D SR Q0 Q1 Q2 Q3 1 M0
1
Q '8 Q ' 9 Q ' 1 0 Q '1 1 Q0 Q1 Q2 Q3 CR CP D SR M0 1
M=8，由 log 2 M n log 2 M 1 得n=3。 ②列状态转移表
标题区
节目录
16
Q3 1
Q2 1
Q1 1
状态转移路线
模数
M=1
1 1 1
×
③取n=4，列状态转移表及相应D1的值。
标题区
节目录
17
Q4 Q3 Q2 Q1 状态转移路线
模数
D1
1
1 1 1 0 0 0 0 1
作状态转移表：
1
输 入
X1 0 0 0 0 1 1 X2 0 0 1 1 0 0
现 态
Qn 0 1 0 1 0 1
输 出
Zn 0 1 1 0 1 0
次 态
Qn+1 0 0 0 1 0 1
1
1
1
1
0
1
0
1
1
1
2
• 功能：该电路可以检测输入的两路信号X1X2
同值情况，若同时为“0”时间超过1CP，则
24
• 6.11 试用JK触发器设计符合图P6.11波形， 并且具备自启动性的同步计数器电路。
CP1
Q1
Q2
Q3
图 P6.11
25
根据波形图可得状态转移表
CP↓ 0 1 2 3 Q3 0 0 0 1 Q2 0 1 1 0 Q1 0 0 1 1 已知要求使用三 个JKFF,故在状 态转移表的基础 上根据JK次态方 程列综合表，同 时自启动性可一 并考虑。→
标题区
0 1 1 1 1 1 0 1 0 1 0 1
节目录
0 0 0 1 0 1 0 0 0 0 0 0
右列 中“1” 表示 有↓
红 色 为 偏 离 态
7
Q3Q2Q1
000 101 100
011
有效循环
001
110 010
偏离状态
111
图P6.8的状态转移图
标题区
节目录
8
6.4 试画出用MSI移存器74194构成8位串行—并
Φ Φ
1
1
1
1
1
1
0
0
0
1
27
J3K3J2K2J1K1分别是关于现态Q的六个函数， 用卡诺图分别予以化简，得
J 3 Q2Q1 J 2 Q3 Q1 J1 Q 3Q2
K 3 Q 2 Q1 K 2 Q3 Q1 K1 Q 2 Q3
按照以上连接关系即得题意设计
28
6.19 试用74161设计循环顺序为0、1、2、 3、4、5、10、11、12、13、14、15、0、 1…..的模长为12的计数电路。
74194 (2) M 1
D SL D 0 D1 D 2 D 3
74194 (3) M 1
D SL D 0 D1 D 2 D 3
1
CP
标题区
节目录
10
题6.4 8位串入—并出转换电路的状态转移表
Q′0 Q′1 Q′2 Q′3 Q′4 Q′5 Q′6 Q′7 Q′8 M0 M1
下一操作
清0
CP1↑ CP2↑ CP3↑ CP4↑ CP5↑ CP6↑ CP7↑ CP8↑
标题区
节目录
19
⑤画电路图
Q4 Q3 Q2 Q1
1D S C1
1D S C1
1D S C1
1D S C1
CP
题 6.35 图
标题区
节目录
20
解：激励方程：J1 =K1 =1； J2 =Q1n Q3 n ，K2 =Q1 n J3 =Q1n Q2 n ，K3 =Q1 n 状态方程：Q1n+1 =Q1 n· CP Q2n+1 =[Q1n Q3 n Q2n +Q1 n Q2n ]· CP Q3n+1 =[Q1n Q2 n Q3n +Q1 n Q3 n ]· CP 状态转移表 6.3.7：
1
0 0 0
准备送数
准备右移 准备右移
准备右移
准备右移 准备右移 准备右移 准备右移 准备送数
0
D′0 D′1 D′2 D′3
1
0
D′0 D′1 D′2
1
1 0
D′0 D′1
1
1 1 0
D′0
1
1 1 1 0
1
1 1 1 1
0
0 0 0 1
标题区
节目录
11
(2)用两片74194和一个D触发器(Q’0)构成。
Q '8
1D R C1
CP
Q '0 Q ' 1 Q ' 2 Q '3 RD CR CP D SR Q0 Q1 Q2 Q3 1 M0
Q '4 Q ' 5 Q ' 6 Q '7 Q0 Q1 Q2 Q3 CR CP D SR M0 1
74194 (1) M 1
D SL D 0 D1 D 2 D 3
D 0 D1 D 2 D 3
21
Q 3 Q 2 Q1 表 6.3.1 题 6.6 的状态转移表 序号 0 1 2 3 4 Q 3 Q 2 Q1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 000 001 010 111 110
有效循环
5
偏离 状态
1
0
1
101 100 011
110 111 111 000
解：根据功能表74161为二进制模16同步计数器， 由已知条件可知只需跳过6、7、8、9四个状态即可。 设初态为10=（1010）2，因为是同步计数器，所以 当计数循环到5=（0101）2时通过两个非门将其中 的两个0变成1再经过四输入与非门产生0作为并入 控制端 LD 的有效信号，当下一个CP↑到来时，并 入1010。此解法不用CR和QCC。
①时钟方程 CP1 = CP2 = CP；CP3 = Q1
②各触发器的激励方程 J3 = 1 ；
n Q3 ； J2 =
K3 =
n Q2
J1 = 1 ；
K2 = 1 n Q2 K1 =
③各触发器的次态方程
标题区 节目录
5
Q
n 1 3
(Q Q Q )Q1
n 3 n 2 n 3
Qn+1=[ 2 Qn+1=[ 1
M=12, 所以分频比为12。 （b). M1=7,M2=9,M=63
26
4
5
1
1
1
0
0
0
Q3 n
Q2 n
Q1 n
Q3n+1
Q2n+1
Q1n+1
J3
K3
J2
K2
J1
K1
0
0
0
0
1
0
0
Φ
1
Φ
0
Φ
0
1
0
ቤተ መጻሕፍቲ ባይዱ
0
1
1
0
Φ Φ
Φ Φ
0
1 Φ Φ
Φ
0
1
1
1
0
1
1 Φ
1 Φ
0
1
0
1
1
1
0
0
1
1
1
1
0
1
0
0
Φ Φ
0
Φ
1 Φ
0
Φ Φ
1
0
0
0
0
0
1
0
0
偏 离 态
0
0
1
0
0
0
0 Φ
Φ
0 Φ
Φ
74194 (1) M 1
D SL D 0 D1 D 2 D 3
74194 (2) M 1
D SL D 0 D1 D 2 D 3
1
0
CP
题6.4 图2
标题区 节目录
12
用两片74194和一个D触发器(Q’8)构成。
串入 串 入
D' D' D' D' D' D' D' D' 7 6 5 4 3 2 1 0
n Q3
n Q2
]· CP
Qn 1
+
n Q 2 ]· CP
④电路的输出方程
(3)作状态转移表、状态转移图 (4)电路的逻辑功能描述 模M=5的异步计数器，具备自启动性。
标题区
节目录
6
图P6.8的状态转移表
Q3 Q2 Q1 0 0 0 1 1 0 0 0 1 1 1 1 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 1 1 1 CP1(CP)↓CP2(CP)↓CP3(Q1)↓ 0 1 1 1 1 1 0 1 0 1 0 1
32
Q0
0 1
Q1
0 0
Q2
0 0
Q3
0 0
J
1 1
K
0 0
0
1 0 0
1
0 1 0
0
1 0 1
0
0 1 0
1
1 0 1
0
0 1 0
33
Q0 1 1 0 1 1 1
Q1 0 1 1 0 1 1
Q2 0 0 1 1 0 1
Q3 1 0 0 1 1 0
J 0 1 1 0 0 1
K 1 0 0 1 1 0
74161 （ 1 ） D3 D2 D1 D0
D2 D2 D1 D0
1
CP
31
• 6.22 试分析图P6.22(a)(b)2个计数器的分 频比为多少？ • 解：(a)74195是四位可并入的右移寄存器。 根据图示，该电路工作于并入右移状态， 注意第一级Q0的状态是由Q0和J\K决定。 J=Q3 K=Q3
1
1 1 0 0 0 0 1 1
1
1 0 0 0 0 1 1 1
1
0 0 0 0 1 1 1 1
0
M=8 √
0 0 0 1 1 1 1
标题区
节目录
18
④求激励函数D1 Q2Q1 Q4Q3
00 01 11 10 1 1 Ø 00 1
01 Ø Ø 1 Ø
11 0
10 0
Ø 0
0
Ø Ø Ø
D1 D1 = Q4
1
0
CP
题6.4 图3
标题区 节目录
13
1
74194 (2) M 1
D SL
6.12 用四个D触发器设计以下电路：
(1)异步二进制加法计数器（Q端输出）；
解：异步二进制加法计数器的基本结构为
a.采用T′FF （注意：同步加减法器不能使用T′FF）
b.CP1=CP， i = Qi-1 (上升沿触发) CP
行码的转换电路（用三片74194或两片74194
和一个D触发器）。
解：(1)用三片74194构成，利用标志位“0”做串 并完成截止控制（重装数控制）,“0”共移动7次 （加上并入共需要8个CP脉冲)到达第三片74194 的Q0端。
标题区
节目录
9
题6.4 图1
D' 7 D' 6 D' 5 D' 4 D' 3 D' 2 D' 1 D' 0
29
&
Q3
Q2
Q1
Q0
LD 1 1
P T
74161
D3 D2 D1 D0
CP
1
0
1
0
30
6.20 试用74161设计能按8421BCD译码显示的 0~59计数器的60分频电路。
60 分 频输 出 & &
LD 1 1 P T
Q3 Q2 Q1 Q0 LD 74161（2） 1 P T
Q3 Q2 Q1 Q0
串入 串 入
D' 7 D' 6 D' 5 D' 4 D' 3 D' 2 D' 1 D' 0 1D C1
Q '0
R
Q '1 Q ' 2 Q ' 3 Q '4 RD CR CP D SR Q0 Q1 Q2 Q3 1 M0
1
Q '5 Q ' 6 Q ' 7 Q '8 Q0 Q1 Q2 Q3 CR CP D SR M0 1
74194 (1 ) M 1
D SL D 0 D1 D 2 D 3
74194 (2 ) M 1
D SL D 0 D1 D 2 D 3
D SR 1
CP 0
D' 3 D' 4 D' 5 D' 6
0作为控制码
D' 0
D' 1 D' 2
图6.4.8 7位并入—串出转换电路
标题区 节目录
23
6.13(1)用四个D触发器设计异步二进制减法 计数器。 • 解法1：在6.12（1）题的基础上从 端输 Q 出即得；或者在Q端通过非门输出。 • 解法2：参见书P137，将其中的JK翻转触发 器更换成D翻转触发器（书P120图5.4.8)并 增加一级即可。
6.1解：这是包含一个JKFF的同步时序电路
J X1 X 2 K X1 X 2 （激励方程） （次态方程）
Q n1 ( X 1 X 2 Q n X 1 X 2Q n )CP X1 X 2 Qn
Z X 1 X 2Q n X 1 X 2 Q n X 1 X 2 Q n X 1 X 2Q n （输出方程）