第05章 总线、总线周期和时序
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.AD0一AD7:地址/数据复用线(输入/输出,三态) 响应中断或DMA时高阻 2. A8—A15:地址线(输入/输出,三态)
3.Al6/S3 — Al9/S6 :地址/状态复用线(输出,三态) S6=0,表示8086/8088CPU当前与总线相连. S5=IF的状态. S4和S3状态的组合指出当前正使用哪个段寄存器
主 机 主 板
CPU
片
系 ( ) 统 内
通 ( )Biblioteka Baidu信 外
: NICS) 标准并口LPT(CENTRO : 标准串口COM(RS 232) IDE SCSI USB
片 内 内 存 I/O 接 口 I/O 接 口 卡
外 设
外 设
第二节
8086的引脚功能 的引脚功能
引脚功能: 引脚功能
两种模式功能相同的引脚: 两种模式功能相同的引脚:
最大模式下的引脚: 最大模式下的引脚:
1.S2,Sl,S0(Bus Cycles Status):总线周期状态信号(输出,三态)
2. RQ/GTl,RQ/GT0(Request/Grant):总线请求信号(输入) /总 线请求允许信号(输出)
3.LOCK总线封锁信号(输出,三态) LOCK=0:此时CPU不允许其他总线主控模块占用总线.
7.HOLD(HOLD Request):总线保持请求信号(输入) 其他总线主模块,如DMA控制器要求使用系统总线的申请信号. 8.HLDA(Hold Acknowledge):总线保持响应信号(输出) 主CPU对HOLD的响应信号. 9.SS0 (system status output):系统状态信号
4.QSl,QS0(1nstruction Queue Status):指令队列状态信号(输出)
最小工作模式(最小组态) MN/Mx=1
最大工作模式(最大组态) MN/Mx=0
系统所连存储器或外设数量较少
系统所连存储器或外设数量较多, 要求较强驱动能力 由总线控制器8288产生
所有的总线控制信号都由CPU 直接产生 地址信号通过地址锁存器8282构成 数据信号直接由CPU产生或 通过总线收发器8286供给 开销小,成本低
同左 数据信号通过总线收发器8286供给
8282(8BIT数据锁存器) 8286(8BIT双向数据缓冲器) 8288(总线控制器) 8284(时钟发生器) 8289:总线仲裁器
第三节 8086/8088CPU的总线周期 / 的总线周期
1.时钟周期:时钟脉冲的重复周期,时钟信号CLK由8284产生. 时钟周期: 时钟周期 2.总线周期:CPU通过片总线对存储器或I/O端口进行一次读写操作的过程. .总线周期 3.指令周期 指令周期:CPU执行一条指令的时间.包括取指,译码和执行 指令周期 一个指令周期包含若干个总线周期组成 一个总线周期=若干个时钟周期组成(4T以上) 一个基本总线周期=4个时钟周期(T状态) 4.等待周期TW:当存储器或I/O设备速度慢,不能在T3之前准备好数据或 .等待周期 : 接收数据,则CPU进行数据的读写时,在T3和T4间增加一个或几个等待状态. 与READY信号有关. 5.空闲周期 空闲周期:指BIU空闲. 空闲周期
4.RD(Read):读信号(输出,三态) 5.READY:准备就绪(输入),存储器或IO端口输入给CPU的状态 READY=1:内存或I/O设备已做好输入输出数据的准备工作 READY=0:存储器或I/O设备工作速度慢,没有准备好数据,则CPU在T3 和T4之间自动插入一个或几个等待状态Tw来延长总线周期, 直到检测到READY为高电平后,才使CPU退出等待状态. 是用来使CPU和慢速存储器或I/O设备之间实现速度匹配的信号. 6. TEST(Test):测试信号(输入) 7.INTR(Interrupt Reguest):可屏蔽中断申请信号(输入),电平触发 8.NMI(NO—Maskable Interrupt):不可屏蔽中断申请信号(输人), 边沿触发 9. RESET:复位信号(输入) 要求RESET信号的有效高电平至少要保持4个以上的时钟周期.
�
10.CLK(Clock):主时钟信号(输入) 占空比为1/3.它由时钟发生器8284产生,为4.77MHz. 11.MN/MX(minimum/Maximum ModeControl): 最小最大模式控制信号(输入),直接接地或5V. 12.GND,VCC
最小模式下的引脚:
1. M/IO(Memory/Input and output):存储器IO操作选择信号(输出,三态) 2.WR:写信号(三态,输出) 3.INTA(Interrupt Acknowledge):中断响应信号(输出,三态) 在整个中断响应周期内CPU要发出两个连续的INTA负脉冲,第二个负脉冲产 生并被外设接口收到后,外设接口可以向数据总线上送中断类型码. 4.ALE(Address latch Enable):地址锁存允许信号(输出) 在T1状态,ALE输出有效高电平,以表示当前在地址数据复用总线上输出的 是地址信息,利用它的下降沿将地址锁存. 5.DT/R(Data Transmit/Receive):数据发送/接收控制信号(输出,三态) 控制外部数据总线缓冲器(8286)的数据流向. DT/R=1:CPU输出(写)数据到存储器或I/O端口; DT/R=0:CPU从存储器或I/O端口读取(输入)数据时 6.DEN(Data Enable):数据总线允许信号(输出,三态) 激活数据总线缓冲器,8286/8287的输出允许信号.
第五章 8088的总线,总线周期和时序
第一节 总线基本概念
总线是一组信号线的集合 连接计算机系统各功能部件: 芯片内部各部件 主板上各芯片 微机系统各板卡 微机系统之间 传送的信息:地址信息,数据信息和控制信息 总线结构的优点: 简化系统结构,减少模块间连线 ; 便于系统功能的扩充或性能更新; 主板和接口板只要按照总线标准设计,就具有互换性和 通用性,便于大批量生产.
第四节 典型时序
基本的总线周期: 存储器读/写周期 I/O端口读/写周期 中断响应周期 基本操作: 启动和复位操作 总线保持或总线请求操作等
1.8284向CPU提供的时钟频率为 4.77MHZ 2.8088CPU复位时,至少应维持 4 个T状态,复位后执行程序的起始地址为 FFFF0H 3.8088CPU执行ADD [BX],AX,需 4 个总线周期 4 个T状态构成 4.8088的总线周期至少由 T3 之后插入TW 5.在8088的延长总线周期中,在 7.8088CPU与低速外设或存储器进行数据交换时,要用到READY 信号线. 8. ALE引脚的作用: 地址锁存允许,将地址信号锁入锁存器,解决地址数据线分离问题 8. 8088执行OUT DX,AL时, DX寄存器的内容送到地址总线上, AL 寄存器 的 内容送到数据总线上,M/IO= 0 ,WR= 0 ,RD= 1 ,DT/R= 1 . 9. 执行MOV BX,[DI] 时, DI 寄存器的内容送到地址总线上,数据总线上的 数据给 BX 寄存器,M/IO= 1 ,WR= 1 ,RD= 0 ,DT/R= 0 . 10.8288的作用是( D ) A.地址锁存器 B.数据收发器 C.时钟信号发生器 D.总线控制器 11.RS-232是一个( C )标准 A.片内总线 B.片总线 C.串行通信总线 D.系统总线 12.在8088最小组态下,可选择的必要芯片有( ABC ) A.8282 B.8284 C.8286 D.8288 E.8289
总线标准:
1. 2. 3. 4. 物理特性:根数,排列方式,插头插座形状 功能特性:引脚功能 电气特性:线上信号传输方向,有效电平范围 定时特性:线上信号的时间有效性(时序)
总线分类:
从功能上分:数据,地址,控制 从层次上分: 片内 片 系统: PC(XT),ISA(AT),EISA,PCI 外(通信):标准并口和串口,USB,IDE,SCSI
3.Al6/S3 — Al9/S6 :地址/状态复用线(输出,三态) S6=0,表示8086/8088CPU当前与总线相连. S5=IF的状态. S4和S3状态的组合指出当前正使用哪个段寄存器
主 机 主 板
CPU
片
系 ( ) 统 内
通 ( )Biblioteka Baidu信 外
: NICS) 标准并口LPT(CENTRO : 标准串口COM(RS 232) IDE SCSI USB
片 内 内 存 I/O 接 口 I/O 接 口 卡
外 设
外 设
第二节
8086的引脚功能 的引脚功能
引脚功能: 引脚功能
两种模式功能相同的引脚: 两种模式功能相同的引脚:
最大模式下的引脚: 最大模式下的引脚:
1.S2,Sl,S0(Bus Cycles Status):总线周期状态信号(输出,三态)
2. RQ/GTl,RQ/GT0(Request/Grant):总线请求信号(输入) /总 线请求允许信号(输出)
3.LOCK总线封锁信号(输出,三态) LOCK=0:此时CPU不允许其他总线主控模块占用总线.
7.HOLD(HOLD Request):总线保持请求信号(输入) 其他总线主模块,如DMA控制器要求使用系统总线的申请信号. 8.HLDA(Hold Acknowledge):总线保持响应信号(输出) 主CPU对HOLD的响应信号. 9.SS0 (system status output):系统状态信号
4.QSl,QS0(1nstruction Queue Status):指令队列状态信号(输出)
最小工作模式(最小组态) MN/Mx=1
最大工作模式(最大组态) MN/Mx=0
系统所连存储器或外设数量较少
系统所连存储器或外设数量较多, 要求较强驱动能力 由总线控制器8288产生
所有的总线控制信号都由CPU 直接产生 地址信号通过地址锁存器8282构成 数据信号直接由CPU产生或 通过总线收发器8286供给 开销小,成本低
同左 数据信号通过总线收发器8286供给
8282(8BIT数据锁存器) 8286(8BIT双向数据缓冲器) 8288(总线控制器) 8284(时钟发生器) 8289:总线仲裁器
第三节 8086/8088CPU的总线周期 / 的总线周期
1.时钟周期:时钟脉冲的重复周期,时钟信号CLK由8284产生. 时钟周期: 时钟周期 2.总线周期:CPU通过片总线对存储器或I/O端口进行一次读写操作的过程. .总线周期 3.指令周期 指令周期:CPU执行一条指令的时间.包括取指,译码和执行 指令周期 一个指令周期包含若干个总线周期组成 一个总线周期=若干个时钟周期组成(4T以上) 一个基本总线周期=4个时钟周期(T状态) 4.等待周期TW:当存储器或I/O设备速度慢,不能在T3之前准备好数据或 .等待周期 : 接收数据,则CPU进行数据的读写时,在T3和T4间增加一个或几个等待状态. 与READY信号有关. 5.空闲周期 空闲周期:指BIU空闲. 空闲周期
4.RD(Read):读信号(输出,三态) 5.READY:准备就绪(输入),存储器或IO端口输入给CPU的状态 READY=1:内存或I/O设备已做好输入输出数据的准备工作 READY=0:存储器或I/O设备工作速度慢,没有准备好数据,则CPU在T3 和T4之间自动插入一个或几个等待状态Tw来延长总线周期, 直到检测到READY为高电平后,才使CPU退出等待状态. 是用来使CPU和慢速存储器或I/O设备之间实现速度匹配的信号. 6. TEST(Test):测试信号(输入) 7.INTR(Interrupt Reguest):可屏蔽中断申请信号(输入),电平触发 8.NMI(NO—Maskable Interrupt):不可屏蔽中断申请信号(输人), 边沿触发 9. RESET:复位信号(输入) 要求RESET信号的有效高电平至少要保持4个以上的时钟周期.
�
10.CLK(Clock):主时钟信号(输入) 占空比为1/3.它由时钟发生器8284产生,为4.77MHz. 11.MN/MX(minimum/Maximum ModeControl): 最小最大模式控制信号(输入),直接接地或5V. 12.GND,VCC
最小模式下的引脚:
1. M/IO(Memory/Input and output):存储器IO操作选择信号(输出,三态) 2.WR:写信号(三态,输出) 3.INTA(Interrupt Acknowledge):中断响应信号(输出,三态) 在整个中断响应周期内CPU要发出两个连续的INTA负脉冲,第二个负脉冲产 生并被外设接口收到后,外设接口可以向数据总线上送中断类型码. 4.ALE(Address latch Enable):地址锁存允许信号(输出) 在T1状态,ALE输出有效高电平,以表示当前在地址数据复用总线上输出的 是地址信息,利用它的下降沿将地址锁存. 5.DT/R(Data Transmit/Receive):数据发送/接收控制信号(输出,三态) 控制外部数据总线缓冲器(8286)的数据流向. DT/R=1:CPU输出(写)数据到存储器或I/O端口; DT/R=0:CPU从存储器或I/O端口读取(输入)数据时 6.DEN(Data Enable):数据总线允许信号(输出,三态) 激活数据总线缓冲器,8286/8287的输出允许信号.
第五章 8088的总线,总线周期和时序
第一节 总线基本概念
总线是一组信号线的集合 连接计算机系统各功能部件: 芯片内部各部件 主板上各芯片 微机系统各板卡 微机系统之间 传送的信息:地址信息,数据信息和控制信息 总线结构的优点: 简化系统结构,减少模块间连线 ; 便于系统功能的扩充或性能更新; 主板和接口板只要按照总线标准设计,就具有互换性和 通用性,便于大批量生产.
第四节 典型时序
基本的总线周期: 存储器读/写周期 I/O端口读/写周期 中断响应周期 基本操作: 启动和复位操作 总线保持或总线请求操作等
1.8284向CPU提供的时钟频率为 4.77MHZ 2.8088CPU复位时,至少应维持 4 个T状态,复位后执行程序的起始地址为 FFFF0H 3.8088CPU执行ADD [BX],AX,需 4 个总线周期 4 个T状态构成 4.8088的总线周期至少由 T3 之后插入TW 5.在8088的延长总线周期中,在 7.8088CPU与低速外设或存储器进行数据交换时,要用到READY 信号线. 8. ALE引脚的作用: 地址锁存允许,将地址信号锁入锁存器,解决地址数据线分离问题 8. 8088执行OUT DX,AL时, DX寄存器的内容送到地址总线上, AL 寄存器 的 内容送到数据总线上,M/IO= 0 ,WR= 0 ,RD= 1 ,DT/R= 1 . 9. 执行MOV BX,[DI] 时, DI 寄存器的内容送到地址总线上,数据总线上的 数据给 BX 寄存器,M/IO= 1 ,WR= 1 ,RD= 0 ,DT/R= 0 . 10.8288的作用是( D ) A.地址锁存器 B.数据收发器 C.时钟信号发生器 D.总线控制器 11.RS-232是一个( C )标准 A.片内总线 B.片总线 C.串行通信总线 D.系统总线 12.在8088最小组态下,可选择的必要芯片有( ABC ) A.8282 B.8284 C.8286 D.8288 E.8289
总线标准:
1. 2. 3. 4. 物理特性:根数,排列方式,插头插座形状 功能特性:引脚功能 电气特性:线上信号传输方向,有效电平范围 定时特性:线上信号的时间有效性(时序)
总线分类:
从功能上分:数据,地址,控制 从层次上分: 片内 片 系统: PC(XT),ISA(AT),EISA,PCI 外(通信):标准并口和串口,USB,IDE,SCSI