郑州大学半导体集成电路复习总结.doc
大学半导体的基本知识总结
大学半导体的基本知识总结1. 半导体基础知识1.1. 半导体介绍半导体器件是构成电子电路的基本元件，而它所用的材料是半导体材料。
而半导体材料是指：导电性介于导体与绝缘体之间的物质。
半导体除了导电性介于导体和半导体之间，还具有如下性质：1.温度升高可以显著提高半导体的导电能力。
例如：纯Si当温度从30∘C到20∘C时，电阻率增大一倍2.微量杂质的含量(有无，多少)可以显著改变半导体的导电能力。
例如：每1百万个Si原子中掺入1个杂质原子(+3价元素和+5价元素)，则在常温(27∘C，常温为什么是27∘C，因为让绝对温度是一个整数，T=273+t，T最接近的是300k，故t为27∘C)条件下，它的电阻率由214,000Ω⋅cm下降为0.2Ω⋅cm，3.光照可以显著提高半导体的导电能力，例如：淀积在绝缘基片上的CdS薄膜，它在无光照情况下电阻值约为几十MΩ，而在光照下电阻值约为几十KΩ4.另外磁场、电场也可以显著改变半导体导电能力所以半导体是导电能力介于导体和绝缘体之间，另外还是一种自身性质容易受到外界的光、热、磁、电以及微量杂质含量变化而发生显著变化的材料。
而半导体有这么好的性质，则我们可以利用起来，尤其后面所介绍的二极管、三极管、场效应管就是使用了微量杂质的含量可以显著改变半导体的导电能力的性质。
1.2. 本征半导体我们如何给半导体掺入微量杂质呢？能否自然界的石英石(主要成分就是Si)掺入杂质呢？我们是不能对自然界的Si直接使用，因为它含有各种各样的杂质，有了杂质导致它的导电性不可控，而想作为所有半导体的基本材料，首先达到目的是它的导电性可控。
于是我们需要把自然界的Si变成纯净的Si晶体结构，而这种纯净的半导体晶体结构又被称为本征半导体。
本征半导体的特点：（本征半导体是纯净的晶体结构）1.纯净，故代表无杂质2.晶体结构，代表着稳定。
本身就是你拉着我，我拉着你大家都不要动，从而它的导电性比自然界的Si都还差。
(完整版)半导体物理知识点及重点习题总结(可编辑修改word版)
基本概念题：第一章半导体电子状态1.1半导体通常是指导电能力介于导体和绝缘体之间的材料，其导带在绝对零度时全空，价带全满，禁带宽度较绝缘体的小许多。
1.2能带晶体中，电子的能量是不连续的，在某些能量区间能级分布是准连续的，在某些区间没有能及分布。
这些区间在能级图中表现为带状，称之为能带。
1.2能带论是半导体物理的理论基础，试简要说明能带论所采用的理论方法。
答：能带论在以下两个重要近似基础上，给出晶体的势场分布，进而给出电子的薛定鄂方程。
通过该方程和周期性边界条件最终给出 E-k 关系，从而系统地建立起该理论。
单电子近似：将晶体中其它电子对某一电子的库仑作用按几率分布平均地加以考虑，这样就可把求解晶体中电子波函数的复杂的多体问题简化为单体问题。
绝热近似：近似认为晶格系统与电子系统之间没有能量交换，而将实际存在的这种交换当作微扰来处理。
1.2克龙尼克—潘纳模型解释能带现象的理论方法答案：克龙尼克—潘纳模型是为分析晶体中电子运动状态和 E-k 关系而提出的一维晶体的势场分布模型，如下图所示X克龙尼克—潘纳模型的势场分布利用该势场模型就可给出一维晶体中电子所遵守的薛定谔方程的具体表达式，进而确定波函数并给出 E-k 关系。
由此得到的能量分布在 k 空间上是周期函数，而且某些能量区间能级是准连续的（被称为允带），另一些区间没有电子能级（被称为禁带）。
从而利用量子力学的方法解释了能带现象，因此该模型具有重要的物理意义。
1.2导带与价带1.3有效质量有效质量是在描述晶体中载流子运动时引进的物理量。
它概括了周期性势场对载流子运动的影响，从而使外场力与加速度的关系具有牛顿定律的形式。
其大小由晶体自身的 E-k 关B c n 系决定。
1.4 本征半导体既无杂质有无缺陷的理想半导体材料。
1.4 空穴空穴是为处理价带电子导电问题而引进的概念。
设想价带中的每个空电子状态带有一个正的基本电荷，并赋予其与电子符号相反、大小相等的有效质量，这样就引进了一个假想的粒子，称其为空穴。
半导体知识点总结大全
半导体知识点总结大全引言半导体是一种能够在一定条件下既能导电又能阻止电流的材料。
它是电子学领域中最重要的材料之一，广泛应用于集成电路、光电器件、太阳能电池等领域。
本文将对半导体的知识点进行总结，包括半导体基本概念、半导体的电子结构、PN结、MOS场效应管、半导体器件制造工艺等内容。
一、半导体的基本概念（一）电子结构1. 原子结构：半导体中的原子是由原子核和围绕原子核轨道上的电子组成。
原子核带正电荷，电子带负电荷，原子核中的质子数等于电子数。
2. 能带：在固体中，原子之间的电子形成了能带。
能带在能量上是连续的，但在实际情况下，会出现填满的能带和空的能带。
3. 半导体中的能带：半导体材料中，能带又分为价带和导带。
价带中的电子是成对出现的，导带中的电子可以自由运动。
（二）本征半导体和杂质半导体1. 本征半导体：在原子晶格中，半导体中的电子是在能带中的，且不受任何杂质的干扰。
典型的本征半导体有硅（Si）和锗（Ge）。
2. 杂质半导体：在本征半导体中加入少量杂质，形成掺杂，会产生额外的电子或空穴，使得半导体的导电性质发生变化。
常见的杂质有磷（P）、硼（B）等。
（三）半导体的导电性质1. P型半导体：当半导体中掺入三价元素（如硼），形成P型半导体。
P型半导体中导电的主要载流子是空穴。
2. N型半导体：当半导体中掺入五价元素（如磷），形成N型半导体。
N型半导体中导电的主要载流子是自由电子。
3. 载流子浓度：半导体中的载流子浓度与掺杂浓度有很大的关系，载流子浓度的大小决定了半导体的电导率。
4. 质量作用：半导体中载流子的浓度受温度的影响，其浓度与温度成指数关系。
二、半导体器件（一）PN结1. PN结的形成：PN结是由P型半导体和N型半导体通过扩散结合形成的。
2. PN结的电子结构：PN结中的电子从N区扩散到P区，而空穴从P区扩散到N区，当N区和P区中的载流子相遇时相互复合。
3. PN结的特性：PN结具有整流作用，即在正向偏置时具有低电阻，反向偏置时具有高电阻。
半导体集成电路复习总结 (1)
1、隐埋层杂质的选择原则；①杂质固溶度大，以使集电极串联电阻降低；②高温时在硅中的扩散系数要小，以减小外延时隐埋层杂质上推到外延层的距离；③与硅衬底晶格匹配好，以较小应力因此最理想的隐埋层杂质是砷（As）2、外延层厚度包括哪几个部分，公式里的四项分别指什么？延层厚度应满足Tepi>Xjc+Xmc+TBL-up+Tepi-ox集区扩散结深Xjc 、集电极耗尽区宽度Xmc、埋层扩散上推距离TBL-up和为外延淀积后各道工序生成的氧化层所消耗的外延层的厚度tepi-ox;3、双极集成电路工艺中的七次光刻和四次扩散分别指什么？七次光刻：N+隐埋层扩散孔光刻；P+隔离扩散孔光刻；P型基区扩散孔光刻；N+发射区扩散孔光刻；引线接触孔光刻；金属化内连线光刻；压焊块光刻；四次扩散：隐埋层扩散；P型隔离扩散；P型基区扩散；N+发射区扩散；4、集成和分立的双极型晶体管结构上有何区别？在pn结隔离工艺中，典型NPN集成晶体管的结构是四层三结构，（NPN管高浓度N型扩散发射区，NPN管P型扩散基区，n型外延层（PNP管集电极），p型衬底EB结BC结CS结）而分立的是三层二结结构5、扩散电阻最小条宽的确定原则；（P58）①设计规则决定的最小扩散条宽Wmin②工艺水平和电阻精度要求所决定的最小电阻条宽Wr，min③流经电阻的最大电流决定W r，min分析了对电阻最小条宽的三种限制，在设计扩散电阻的最小条宽时应取其中最大的一个6、SBD与普通二极管的相比，有哪些特点？①SDB的正向导通压降Uth小;②小注入时SDB是多子导电器件，改变电压时，响应速度快；③SBD的反向饱和电流Ids大;④SDB正向电压温度系数小；7、集成电阻器和电容器的优缺点；（P55）优点：元件间的匹配及温度跟踪好缺点：①精度低，绝对误差大；③可制作范围有限，不能太大，也不能太小；②温度系数较大；④占用的芯片面积大，成本高；11、横向PNP管的直流电流放大倍数小的原因；(P31-34)①存在纵向PNP的影响A.在图形设计上减少发射区面积与周长之比B在工艺上可采用增大结深及采用埋层工艺等方法②横向PNP管本身结构上的限制A.其横向平均基区宽度不可能做得太小B.发射极注入效率低C.表面复合影响大12、减小NPN晶体管中的集电极串联电阻r CS的方法；（P24）①在工艺设计上，采用加埋层的方法以减小rcs ，在满足工作电压要求情况下减小外延层电阻率和厚度，采用深N+集电极接触扩散以减小rcs。
(完整word版)半导体物理知识点总结.doc
一、半导体物理知识大纲核心知识单元 A：半导体电子状态与能级（课程基础——掌握物理概念与物理过程、是后面知识的基础）半导体中的电子状态（第 1 章）半导体中的杂质和缺陷能级（第 2 章）核心知识单元 B：半导体载流子统计分布与输运（课程重点——掌握物理概念、掌握物理过程的分析方法、相关参数的计算方法）半导体中载流子的统计分布（第 3 章）半导体的导电性（第 4 章）非平衡载流子（第 5 章）核心知识单元 C：半导体的基本效应（物理效应与应用——掌握各种半导体物理效应、分析其产生的物理机理、掌握具体的应用）半导体光学性质（第10 章）半导体热电性质（第11 章）半导体磁和压阻效应（第12 章）二、半导体物理知识点和考点总结第一章半导体中的电子状态本章各节内容提要：本章主要讨论半导体中电子的运动状态。
主要介绍了半导体的几种常见晶体结构，半导体中能带的形成，半导体中电子的状态和能带特点，在讲解半导体中电子的运动时，引入了有效质量的概念。
阐述本征半导体的导电机构，引入了空穴散射的概念。
最后，介绍了Si、Ge 和 GaAs 的能带结构。
在 1.1 节，半导体的几种常见晶体结构及结合性质。
（重点掌握）在 1.2 节，为了深入理解能带的形成，介绍了电子的共有化运动。
介绍半导体中电子的状态和能带特点，并对导体、半导体和绝缘体的能带进行比较，在此基础上引入本征激发的概念。
（重点掌握）在 1.3 节，引入有效质量的概念。
讨论半导体中电子的平均速度和加速度。
（重点掌握）在1.4 节，阐述本征半导体的导电机构，由此引入了空穴散射的概念，得到空穴的特点。
（重点掌握）在 1.5 节，介绍回旋共振测试有效质量的原理和方法。
（理解即可）在 1.6 节，介绍 Si 、Ge 的能带结构。
（掌握能带结构特征）在 1.7 节，介绍Ⅲ -Ⅴ族化合物的能带结构，主要了解GaAs 的能带结构。
（掌握能带结构特征）本章重难点：重点：1、半导体硅、锗的晶体结构（金刚石型结构）及其特点；三五族化合物半导体的闪锌矿型结构及其特点。
郑大模电期末复习资料全
第一章半导体二极管一.半导体的基础知识1.半导体---导电能力介于导体和绝缘体之间的物质(如硅Si、锗Ge)。
2.特性---光敏、热敏和掺杂特性。
3.本征半导体----纯净的具有单晶体结构的半导体。
4. 两种载流子----带有正、负电荷的可移动的空穴和电子统称为载流子。
5.杂质半导体----在本征半导体中掺入微量杂质形成的半导体。
体现的是半导体的掺杂特性。
*P型半导体:在本征半导体中掺入微量的三价元素（多子是空穴，少子是电子）。
*N型半导体: 在本征半导体中掺入微量的五价元素（多子是电子，少子是空穴）。
6. 杂质半导体的特性*载流子的浓度---多子浓度决定于杂质浓度，少子浓度与温度有关。
*体电阻---通常把杂质半导体自身的电阻称为体电阻。
*转型---通过改变掺杂浓度，一种杂质半导体可以改型为另外一种杂质半导体。
7. PN结* PN结的接触电位差---硅材料约为0.6~0.8V，锗材料约为0.2~0.3V。
* PN结的单向导电性---正偏导通，反偏截止。
8. PN结的伏安特性二. 半导体二极管*单向导电性------正向导通，反向截止。
*二极管伏安特性----同ＰＮ结。
*正向导通压降------硅管0.6~0.7V，锗管0.2~0.3V。
*死区电压------硅管0.5V，锗管0.1V。
3.分析方法------将二极管断开，分析二极管两端电位的高低:若 V阳 >V阴( 正偏 )，二极管导通(短路);若 V阳 <V阴( 反偏 )，二极管截止(开路)。
1）图解分析法该式与伏安特性曲线的交点叫静态工作点Q。
2) 等效电路法直流等效电路法*总的解题手段----将二极管断开，分析二极管两端电位的高低:若 V阳 >V阴( 正偏 )，二极管导通(短路);若 V阳 <V阴( 反偏 )，二极管截止(开路)。
*三种模型微变等效电路法三.稳压二极管及其稳压电路*稳压二极管的特性---正常工作时处在PN结的反向击穿区，所以稳压二极管在电路中要反向连接。
模电总结zzs
一、半导体与PN 结1.P 型半导体：本征半导体+三价杂质元素←受主杂质（硼） 多子：空穴少子：电子 N 型半导体：本征半导体+五价杂质元素←施主杂质（磷） 多子：电子少子：空穴2.本征半导体的导电能力由温度决定，杂质半导体的导电能力由所掺杂质的浓度决定。
半导体的导电能力还与温度、光强、杂质浓度 和材料性质有关。
3.PN 结的形成原理：因浓度差→多子的扩散运动→形成空间电荷区→空间电荷区形成内电场阻止多子扩散，促使少子漂移（动态平衡）4.PN 结的单向导电性：正偏：P 区的电位>N 区的电位 低电阻， PN 结导通 反偏：P 区的电位<N 区的电位 高电阻， PN 结截止5.PN 结的电容效应： 势垒电容扩散电容6.二极管数学分析模型： I =I s (e V V T−1)V:二极管两端的电压降 I s ：反向饱和电流V T ：热电压 T=300k 时，V T =26mV 。
7.二极管反向击穿←电击穿可逆：雪崩击穿（剧烈）齐纳击穿（稳定） 8.二极管的电路分析模型：1理想(开关)模型2恒压降模型3折线模型4小信号模型（课本P74）9.特殊二极管：齐纳二极管二、二极管电路分析1.定型分析二极管状态方法：将二级管断开，分析二极管两端电位高低2.二极管的整流电路半波整流：电压平均值桥式整流：电压平均值电流平均值3.限幅电路、开关电路（课本P80）三、双极结型三极管BJT1.BJT结构特性：基区b薄，集电区c面积大，发射区e高掺杂2.BJT放大电流原理：课本P104 前提：发射结正偏，集电结反偏3.电位关系：NPN型：Vc>Vb>Ve PNP型：Ve>Vb>Vc4.三极管的三种基本组态①共发射极：反相放大，A v较大②共集电极：A v≈1，输入电阻大，输出电阻小③共基级：输入电阻小5.BJT放大电路：基本共射极放大电路（课本P116）分析方法（P119）（重中之重）6.小信号分析模型方法：（重中之重）能够画出微变等效电路课本P126 r be=r bb′+(1+β)26(mV)I EQ(mA)四、场效应三极管FET1.MOS管: Ｎ沟道增强型，Ｎ沟道耗尽型，Ｐ沟道增强型，Ｐ沟道耗尽型2.N沟道增强型、耗尽型（课本P199）3.场效应管的小信号等效模型（课本P211）4.结型场效应管5.输出特性曲线：五、BJT放大电路1.静态分析：举例：静态工作点的稳定电路——分压式偏置电路2.动态分析：微变等效电路：电容短路，电源短路3.辨别饱和失真，截止失真。
(完整word版)郑州大学电子线路非线性部分复习总结
第一章1.（变压器乙类推挽乙类互补推挽）2.乙类互补推挽放大电路工作原理【乙类工作时，为了在负载上合成完整的正弦波，必须采用两管轮流导通的推挽电路】3.实际电路问题（小题）（交越失真产生的原因及补救的措施）【由于导通电压的影响，造成传输电路传输特性的起始段弯曲，在正弦波的激励下，输出合成电压波形将在衔接处出现严重失真，这种失真称为交越失真】【在输入端为两管加合适的正偏电压，使它们工作在甲乙类状态】4.互补推挽电路提出的原因，解决了什么样的问题【当乙类功率管工作时，只在半个周期导通为了在负载上合成完整的正弦波，必须采用两管轮流导通的推挽电路】5.单电源供电的互补推挽电路中，电容起到了什么作用，怎么等效成双电源供电【与双电源供电电路比较，仅在输出负载端串接一个大容量的隔直流电容Cl，V CC 与两管串接，若两管特性配对，则V O = V CC/2，C L 实际上等效为电压等于V CC/2 的直流电源】6.传输线变压器传输信号的时候采用了什么样的方法【传输线变压器，低频依靠变压器磁耦合方式传输信号，高频依靠传输线电磁能交换方式传输信号，所以高频受限于传输线长度，低频受限于初级绕组电感量】7.整流器的作用【整流器：电网提供的50Hz交流电—直流电。
整流电路的功能是将电力网提供的交流电压变换为直流电压】8.计算：利用传输线变压器，端电压相等，两端电流大小相等方向相反这样的准则计算传输线变压构成的阻抗变换器的阻抗比第二章丙类谐振功率放大器1.电路结构【Z L ——外接负载，呈阻抗性，用C L 与R L 串联等效电路表示L r 和C r ——匹配网络，与Z L 组成并联谐振回路调节C r 使回路谐振在输入信号频率V BB——基极偏置电压，设置在功率管的截止区，以实现丙类工作】2.偏置条件【基极偏置电压，是静态工作点设置在功率管的截止区，以实现丙类（导通小于半个周期）工作】3.工作原理【输入完整正余弦波形，ib和ic为脉冲波形，要求输出为同频率正余弦电压，所以在输入、输出端要有谐振回路，使ib和ic电流变为基波电压，实现无失真输出】4.谐振回路的作用【选频：利用谐振回路的选频作用，可将失真的集电极电流脉冲变换为不失真的输出余弦电压阻抗匹配：调节 Lr 和 Cr , 谐振回路将含有电抗分量的外接负载变换为谐振电阻Re ，实现阻抗匹配】5.直流供电【因为丙类功率谐振放大器是放大高频信号，对于高频信号的直流供电来说，应该引入高频扼流圈和滤波电容，进行高低频信号隔离，提高稳定性】6.谐振功率放大器工作状态【欠压、临界和过压状态（波形形貌）】7.谐振功率放大器外部特性【负载特性放大特性（可以构成线性放大器，作为线性功放和振幅限幅器）调制特性（运用到基极、集电极调制电路，实现调幅作用）】1.正弦波振荡器【反馈振荡器、负阻振荡器】2.反馈振荡器结构组成【由主网络和反馈网络构成的闭合环路】3.闭合环路成为反馈振荡器的三个条件【(1) 起振条件——保证接通电源后从无到有地建立起振荡(2) 平衡条件——保证进入平衡状态后能输出等幅持续振荡(3) 稳定条件——保证平衡状态不因外界不稳定因素影响而受到破坏】4.三点式正弦波振荡器组成法则【交流通路中三极管的三个电极与谐振回路的三个引出端点相连接，其中，与发射极相接的为两个同性质电抗，而另一个（接在集电极与基极间）为异质电抗】5.判断能否产生正弦振荡的方法【(1)是否可能振荡——首先看电路供电是否正确；二是看是否满足相位平衡条件(2)是否起振——看是否满足振幅起振条件(3)是否产生正弦波——看是否有正弦选频网络】6.3.2.3例题（不看例2）7.对于各个类型的振荡电路的优势【晶体振荡器优势：将石英谐振器作为振荡器谐振回路，就会有很高的回路标准性，因此有很高的频率稳定度】8.实现负阻振荡器利用的是什么【平均负增量电导】9.平均负增量电导在正弦波振荡器当中实现的作用【当正弦电压振幅增加时，相应的负阻器件向外电路提供的基波功率增长趋缓。
半导体集成电路复习题及答案
第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。
【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。
从而说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。
图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。
2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的工作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。
否则，输出OUT仍保持原状态高电平不变。
集成电路设计基础复习要点
集成电路设计基础复习要点第一章集成电路设计概述1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？3、什么是晶圆？晶圆的材料是什么？4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶圆尺寸是多少？5、摩尔是哪个公司的创始人？什么是摩尔定律？6、什么是SoC？英文全拼是什么？7、说出Foundry、Fabless和Chipless的中文含义。
8、什么是集成电路的一体化(IDM)实现模式？9、什么是集成电路的无生产线(Fabless)设计模式？10、目前集成电路技术发展的一个重要特征是什么？11、一个工艺设计文件(PDK)包含哪些内容？12、什么叫“流片”？13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？14、集成电路设计需要哪些知识范围？15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是什么？每个对应产品芯片上大约有多少晶体管数目？17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有哪些？18、境外主要代工厂家和主导工艺有哪些？第二章集成电路材料、结构与理论1、电子系统特别是微电子系统应用的材料有哪些？2、常用的半导体材料有哪些？3、半导体材料得到广泛应用的原因是什么？4、为什么市场上90%的IC产品都是基于Si工艺的？5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多少？7、GaAs集成电路主要有几种有源器件？8、为什么说InP适合做发光器件和OEIC？9、IC系统中常用的几种绝缘材料是什么？10、什么是欧姆接触和肖特基接触？11、多晶硅有什么特点？12、什么是材料系统？13、什么是半导体材料系统？14、异质半导体材料的主要应用有哪些？15、晶体和非晶体的区别是什么？16、本征半导体有何特点？17、什么是扩散运动？什么是漂移运动？18、PN结的主要特点是什么？19、双极型三极管三个区有什么不同？20、简述双极型三极管发射结，集电结在不同偏置时的工作状态。
半导体复习资料.docx
一概念1半导体分类：(1)晶体半导体:元素半导体，化合物半导体；(2)非晶体半导体(3)有机半导体2晶体的定义和分类:(1)由周期排列的原子构成的物体，具有一定熔点的固体，称为晶体。
(2)单晶体，多晶体单晶体是个凸多面体，围成这个凸多面体的面是光滑的，称为晶面。
由许多小单晶(晶粒)构成的晶体，称为多晶体。
多晶体仅在各晶粒内原子才有序排列，不同晶粒内的原子排列是不同的。
3半导体发展的四大阶段：第一阶段：现象的观察第二阶段：理论指导第三阶段：晶体管诞生第四阶段：集成电路出现4固体物质的微观粒子排列：固体物质是由大量的原子、分子或离子按照一定方式排列而成的，这种微观粒子的排列方式称为固体的微结构。
5长程有序：在晶体中尺寸为微米量级的小晶粒内部，原子的排列是有序的。
在晶体内部呈现的这种原子的有序排列，称为长程有序。
6晶体的基本性质：(1)•周期性(Periodicity )(2)・对称性(Symmetry )(3)•各向异性(Anisotropy )(4)•最小内能性(5)•晶格振动(Lattice Vibration )7解理：晶体具有沿某一个或数个晶面发生劈裂的特征，这种特征称为晶体的解理。
解理的晶面，称为解理面。
8原胞：这些平行六面体形状的、代表晶体结构中最小的重复单元，称为固体物理学原胞，简称为原胞。
9品胞：品胞(Unit Cell)能完整反映晶体内部原子或离子在三维空间分布之化学-结构特征的平行六面体单元。
其中既能够保持晶体结构的对称性而体积又最小者特称“单位晶胞”，但亦常简称晶胞。
10原子晶体的特点：a导电性能差；b熔点高；c硬度高；d热膨胀系数小。
11金属晶体的特点：导电性能良好；导热性能良好；不同金属存在接触电势差；延展性能良好。
12晶体的对称元素：对称元素包括对称面(或镜面)、对称中心(或反演中心)、旋转轴和旋转反演轴。
13电子填充遵循的原理与规则：电子在各壳层上的填充，遵循能量最小原理、泡利不相容原理和洪特规则。
半导体制造技术复习总结.doc
半导体制造技术复习总结第一章半导体产业介绍2、集成电路制造的不同阶段：硅片制备、硅片制造、硅片测试/拣选、装配与封装、终测；2、硅片制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提高芯片性能、提高芯片可靠性、降低芯片价格；4、摩尔定律：一个芯片上的晶体管数量大约每18个月翻一倍。
5、半导体趋势：%1提高芯片性能:a关键尺寸(CD)—等比例缩小(Scale down)b每块芯片上的元件数一更多c功耗一更小%1提高芯片可靠性：a无颗粒净化间的使用b控制化学试剂纯度c分析制造工艺d硅片检测和微芯片测试e芯片制造商成立联盟以提高系统可靠性%1降低芯片价格：a.50年下降1亿倍b减少特征尺寸+增加硅片直径c半导体市场的大幅度增长(规模经济)第二章半导体材料特性6、最常见、最重耍半导体材料一硅：a.硅的丰裕度b.更高的熔化温度允许更宽的工艺容限7、GaAs的优点：a.比硅更高的电子迁移率;b.减少寄生电容和信号损耗;c・集成电路的速度比硅制成的电路更快;d.材料电阻率更大，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产生电学性能的损失; e.比硅有更高的抗辐射性能。
GaAs的缺点：a.缺乏天然氧化物；b.材料的脆性；c.由于镣的相对匮乏和提纯工艺中的能量消耗，GaAs的成本相当于硅的20倍；d.碑的剧毒性需要在设备、工艺和废物清除设施中特别控制。
第三章器件技术&等比例缩小:所冇尺寸和电压都必须在通过设计模型应用吋统一缩小。
第四章硅和硅片制备9、用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电子级硅西门子工艺：1.用碳加热硅石来制备级硅SiQs)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷32(g)3.通过三氯硅烷和氢气反应來生成SGS SiHCI3(g)+H210＞单晶硅生长: 把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。
《半导体集成电路》考试题目及参考答案要点
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
集成电路复习总结
集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。
（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。
导带中的自由电子与价带中的空穴都能参与导电。
）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。
（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。
.半导体集成电路重点整理
一)双极型半导体制造工艺:衬底选择;第一次光刻;外延层淀积;第二次光刻—P+隔离扩散孔光刻;第三次光刻—P型基区扩散孔光刻;第四次光刻—N+发射区扩散孔光刻,n集电极接触孔光刻;第五次光刻—引线接触孔光刻;第六次光刻—金属化内连线光刻二)P阱硅栅CMOS工艺:光1一阱区光刻,刻出阱区注人孔;阱区注人及推进,形成阱区;去除SiO2,长薄氧,长si3n4;光2一有源区光刻,刻出P管、N管的源、漏和栅区;光3—N 管场区光刻,刻出N管场区注人孔,N管场区注人,以提高场开启,减少闩锁效应及改善阱的接触;长场氧,漂去Si02及Si3N4,然后长栅氧;光4一P管区光刻(可用光1的负版),P管区注入,调节PMOS管的开启电压．然后长多晶硅;光5一多晶硅光刻,形成多晶硅栅及多晶硅电阻;光6一P+区光刻,刻去P管区上的胶;P+区注入,形成PMOS管的源、漏区及P+保护环;光7一N+区光刻,刻去N+区上的胶(可用光6的负版)N+区注入,形成NMOS管的源、漏区及N+保护环;长PSG;光8一引线孔光刻.可在生长磷硅玻璃后先开一次孔,然后在磷硅玻璃回流及结注入推进后再开第二次孔;光9—铝引线光刻,光10压焊块光刻三)闩锁效应CMOS管结构中存在PNPN四层结构所形成的寄生可控硅造成的自锁效应.它会导致电路功能混乱,或VDD和VSS短路,使晶片损毁. 闩锁条件:外界因素使两个寄生三极管的EB 结处于正向偏置;两个寄生三极管的电流放大倍数βnpnβpnp>1;电源所提供的最大电流大于寄生可控硅导通所需要的维持电流Ih消除闩锁:消除自锁现象的版图设计,减小电阻Rs和Rw,降低寄生三极管的电流放大倍数βnpnβpnp,可有效地提高抗自锁的能力;消除自锁现象的工艺考虑,要注意扩散浓度的控制,对于横向寄生PNP管,保护环是其基区的一部分,施以重掺杂可降低PNP管的βpnp,对于纵向寄生NPN管,工艺上降低其βnpn 有效的办法是采用深阱扩散,来增加基区宽度.其他措施,注意电源跳动,防止寄生三极管的EB结正偏,电源限流.四)六管单元与非门:工作原理:Vi=Voh,T1反向,T2饱和,T5、T6饱和,Vb3=Vces2+Vbe5=0.8V,T3正向,T4截止,Vo=Vol=Vces5,Vi=Vol,T1饱和,T2截止,T5、T6截止T3饱和T4正向,Vo=Voh=3.6V各管作用:T1多发射极,在电路中由低电平转为高电平时,可反抽T2基区过剩少子,使tpd 减小;T3、T4组成达林顿管作为高电平输出级,Vbe4起电平位移作用,由于Vcb4=Vce3>0,故T4不进入饱和,存储电荷大大减少,与R构成泄放回路减小tpd;由于Rb存在,使T6晚于T5进入饱和,且T6分流作用使T5为浅饱和,从而提高了速度,Rb、Rc、T6构成的泄放网络提高了抗干扰能力及速度五)TTl与STTL的区别:用肖特基势垒二极管(SBD管D1,D2)代替多发射极晶体管T1,作为输入管;将T4管的基极泄放电阻R4由接地改为接输出端Vo,并加上SBD管D5和D6.六)影响门的电气和物理结构设计的因素:MOS管的串并联、衬偏调制效应、源漏电容和电荷的再分配等七)存储器:按特性分为挥发性和非挥发性,挥发性一般指随机存取存储器(RAM),RAM 分为SRAM(静态随机存取存储器)和DRAM(动态)和PSRAM(伪静态).非挥发性存储器分为ROM和Flash,只读存储器简称ROM,分为掩模编程ROM和现场可编程ROM.现场可编程ROM分为PROM(可编程ROM),EPROM(可擦除可编程ROM)EEPROM(电可擦除可编程ROM).10①若G=1>TG1反向>TG2饱和>VG1=0.1V>Vb3=0.8V>T3正向T4截止;T1饱和>T2截止>T5T6截止V0=Z;②若G=0>TG1饱和>TG2截止;AB=1>T1反向>T2饱和,T5T6饱和,Vb3=Vbes5+Vces2=0.8V>T3正向,T4截止>Vo=Vol;AB=0则T1饱和>T2截止>T5T6截止>T3饱和T4正向,Vo=Voh;Vo=G*AB+GZ11❶若A=0B=0则T1T4T5饱和>T2T3T6截止>T7饱和>T10T11饱和>Vb8=Vbes11+Vces7=0.8v>T8正向T9截止Q=VoL❷若A=0,B=1>T4T5饱和,T1反向>T2饱和,T3T6截止>Vb7=Vbf1+Vces2=0.8V>T7T10T11截止>T8饱和,T9正向V0=voh=Q;若A=1B=0>T4反向,T5饱和,T1饱和>T3饱和,T2T6截止>Vb7=Vbf1+Vces3=0.8V>T7T10T11截止>T8饱和,T9正向,Q=Voh;若A=1,B=1>T4T5T1反向>T3T2T6饱和>Vb7=0.8V,T10T11饱和>Vb11=0.7V,T7截止>Vb8=0.7+0.1=0.8V,T8正向,T9截止>Q=VoL,Q=AB+AB12 A)ABC=1,T1反向>T2饱和>T3饱和,Vb4=Vces3=0.1v>T4T5截止,T6饱和,T7正向,L=VoH;ABC=0>T1饱和>T2截止,T3截止,T4T5饱和>Vb6=Vbes5+Vces4=0.7+0.1=0.8v>T6正向,T7截止,L=Vol;L=ABC;b)A=0,B=0,T1T2饱和,T3T4截止>T5截止,T6饱和,T7正向>L=VoH;A=0,B=1,T1饱和,T2反向,T3截止,T4饱和,T5饱和>Vb6=Vces4+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=0,T2饱和,T1反向,T4截止,T3饱和,T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=1,T2T1反向>T4T3饱和>T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL,L=A+B15(1)A=0,B=0时>T1,T2饱和>T3,T4截至>T5,T8截至>T6饱和,T7正向>Y=Voh;(2)A=0,B=1时，T1饱和,T2反向>T3截至,T4饱和>T5,T8饱和Vb6=Vces4+Vbes8=0.8v>T6正向>T7截至>Y=Vol;(3)A=1,B=0时，T1反向，T2饱和>T3饱和,t4截至>t5,t8饱和Vb=Vces3+Vbes8=0.8v>t6正向>t7截至>t7截至>Y=Yol;(4)A=1,B=1时,t1,t2反向>t3,t4饱和>t5,t8饱和;Vb6=Vces3+Vbes8=0.8v>t6饱和>t7截至>Y=Vol;ABY;001;010;100;110;Y=A+B;(b)（1）A=0,B=0,T1,T2饱和>T3,T4截至>T6饱和>T5,T9饱和.(2)A=0,B=1时，T1饱和，T2反向>T3截至，T4饱和>Vb6=Vces4+VDf=0.8v>T6截至>T5T9截至>T7饱和>T8饱和Y=Voh;(3)A=1,B=0时，T1反向，T2饱和>T3饱和，t4截至>t5,Vb6=Vces3+VDf=0.8v>t6截至>t5t9截至>t7饱和t8正向Y=Yoh;(4)A=1,B=1时，t1,t2反向>t3,t4饱和>Vb6=Vces3+VDf=0.8v>t6截至>t6.t9截至t7饱和t8正向>Y=Voh;ABY;000;011;101;111;Y=A+B。
半导体集成电路第3部分
• 平台区的浓度受限于锌的固溶度。
• 锌扩散包含两部分：空位扩散、替位-填隙扩散。
2019年11月5日
35
电子科学与技术系-----微电子
锌杂质（续）
• 替位-填隙扩散速度快于空位扩散。其中锌以两种形式 存在：带正电的填隙式离子Zn+，替位型离子Zn-。
• Zn+，浓度低、扩散快。Zn-，通过中性空位交换，速度慢。 • Zn+，遇到镓空位，被俘获，失去两个空穴，变成Zn-，扩散速
对于GaAs,Ni0，Eg0，α，β分别为 4.2E14cm-3, 1.52eV,0.000541eV*K,204K
2019年11月5日
23
电子科学与技术系-----微电子
中性空位的扩散率
中性空位的杂质的扩散率可以用
表示。
其中 是激活能， De0 Ea0/KT 0 D00
的常量。
是与晶格振动频率和晶格结构相关
度降低。
2019年11月5日
36
电子科学与技术系-----微电子
锌杂质（续）
2019年11月5日
锌 预 沉 积 扩 散
对于低掺杂浓度的扩散，衬底中存在过量的载流子（电子、空穴） 时，相对的一种可以忽略。
2019年11月5日
22
电子科学与技术系-----微电子
本证载流子浓度和温度的关系
ni ni0T e 3/ 2 Eg / 2KT
Eg
Eg 0
T 2 T
对于硅,Ni0，Eg0，α，β分别为 7.3E15cm-3,1.17eV,0.000463eV*K,636K
• 实际应用中不能把扩散系数认为是常数，需用数值方 式对费克定律求解。
集成电路分析期末复习总结
集成电路分析期末复习总结集成电路分析集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。
集成电路发展：按规模划分，集成电路的发展已经历了哪几代？参考答案：按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。
它的发展遵循摩尔定律解释欧姆型接触和肖特基型接触。
参考答案：半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。
如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。
如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。
、集成电路主要有哪些基本制造工艺。
参考答案：集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。
光刻工艺：光刻的作用是什么？列举两种常用曝光方式。
参考答案：光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。
曝光方式：接触式和非接触式25、简述光刻工艺步骤。
参考答案：涂光刻胶，曝光，显影，腐蚀，去光刻胶。
26、光刻胶正胶和负胶的区别是什么？参考答案：正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。
常规双极型工艺需要几次光刻？每次光刻分别有什么作用？参考答案：需要六次光刻。
第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻掺杂工艺：掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。
参考答案：掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
郑州大学半导体集成电路复习总结1.基本概念：集成电路：是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体有源器件、电阻、电容等元件及它们之间的连接导线全部“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能的电路。
集成度：每块集成电路芯片中包含的元器件数目。
多项目晶圆技术：多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型设计阶段的实验、测试已经足够。
而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%-10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。
无生产线集成电路设计：代工厂：加工厂的铸造车间，无自己产品。
优良的加工技术(包括设计和制造)及优质的服务为客户提供加工服务。
2.微电子的战略地位：对人类社会的巨大作用3.集成电路分类：按器件结构类型分类：①双极集成电路②金属-氧化物-半导体(MOS)集成电路③双极-MOS(BiMOS)集成电路按集成度分类：①小规模集成电路②中规模集成电路③大规模集成电路④超大规模集成电路⑤特大规模集成电路⑥巨大规模集成电路按使用的基片材料分类：①单片集成电路②混合集成电路按电路的功能结构分类：①数字集成电路②模拟集成电路③数模混合集成电路按应用领域分类：①标准通用集成电路②专用集成电路 4.集成电路按规模划分经历了哪几代？遵循什么定律？小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI)→特大规模集成电路(ULSI)→GSI(巨大规模集成)→SoC(系统芯片)。
摩尔定律：集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍。
5.IC（集成电路）、VLSI(超大规模集成电路）、ULSI(特大规模集成电路）6.高K介质：问题：90nm工艺之前，晶体管之间的电流泄露问题并不是很严重，因为晶体管之间有较长的间距。
但随着特征尺寸减小，不同晶体管间距变得很短，电流泄露现象变得异常严重，为了抵消泄露电流，芯片不得不要求更大的供电量，造成的直接后果就是芯片功耗增加。
无论英特尔还是AMD（超微半导体），90纳米工艺制造的产品都没有在功耗方面表现出应有的优势，而按照惯例，每次新工艺都会让同型芯片的功耗降低30%左右。
解决：采用高K值的氧化物材料来制造晶体管的栅极，英特尔称之为“高K门电介质”。
这种材料对电子泄漏的阻隔效果可以达到二氧化硅的10000倍，电子泄漏基本被阻断，这样就可以在绝缘层厚度降低到0.1纳米时还拥有良好的电子隔绝效果。
7.低K介质：问题：随着集成电路发展，为了实现更加复杂功能的集成电路，元器件数目将增多，他们之间的布线将越来越复杂，为了降低成本，就必须减小芯片面积，因此多层布线形式将成为有效的解由导线电阻R和层间寄生电容C共同产生的RC延迟决定着芯片的高速性能，电阻率低的铜互连有效降低了导线电阻，而层间寄生电容将成为限制集成电路频率提升的瓶颈决办法。
解决：由于寄生电容C正比于电路层隔绝介质的介电常数K，若使用低K值材料(K英特尔65纳米工艺采用了一种K值很低的含碳氧化物(CDO)。
8.方块电阻：9.电容的自谐振频率：10.电容的尺寸：11.电感的自谐振频率：厚衬底线圈的电容基本为导线电容，电容值较小，因此厚衬底的自谐振频率高；另外空气桥形式的寄生电容也小，自谐振频率高。
12.能带的概念：①孤立原子能级：原子中电子分层绕核运动，从能量观点看，在各层轨道上运动的电子具有一定的能量，这些能量是不连续的，只能取某些确定的数值，称为能级，可以用电子的能级来描述这些材料；②共有化运动：原子彼此靠近时，原子的电子壳层交叠；每个孤立原子某子壳层电子可能取的能量状态（能级）完全相同，所以子壳层间电子可以相互转移运动。
③能带形成：共有化运动使得电子就不仅受到原来所属原子的作用，还要受到其他原的作用，这使得电子能量发生微小变化，孤立原子的每个能级将演化成由密集能级组成准连续能带。
孤立原子的每个能级都有一个能带与之对应，所有这些能带称为允许带，相邻两个允许带间的空隙代表晶体所不能占有的能量状态，称为禁带。
13.晶体中电子的能量状态呈能带分布，那么晶体中电子本身又是如何按照能量分布的呢？电子遵循费米-狄拉克（Fermi-Dirac）统计分布规律。
能量为E的一个独立的量子态被一个电子占据的几率为：空穴分布几率：14.费米能级物理意义：晶体中费米能级在能带中的位置反映了各能级被电子占据的情况15.N型半导体能带结构：P型半导体能带结构：16.平衡pn结空间电荷区与自建电场形成过程：①相互接触时，在交界面处存在着电子和空穴的浓度差，p区和n区多子分别向对方扩散。
②界面p区侧留下固定离化受主负电荷，n区侧留下固定的离化施主正电荷；该正负电荷称为空间电荷，存在正负空间电荷的区域称为空间电荷区或者耗尽层。
③正--负电荷间产生电场，该电场称为空间电荷区自建电场。
④自建电场使空间电荷区内的电子和空穴产生与其扩散运动方向相反的漂移运动。
⑤随着扩散运动的进行，空间电荷区正、负电荷量逐渐增加，空间电荷区逐渐变宽，自建电场也随之逐渐增强，同时电子和空穴的漂移运动也不断加强。
⑥两个相反的运动大小相等、方向相反；电子和空穴各自的扩散（扩散流）与漂移（漂移流）相抵消时，正、负空间电荷量、正、负空间电荷区宽度、自建电场、空间电荷区内电子和空穴分布达到动态平衡，形成稳定分布。
⑦电中性决定了空间电荷区内正、负空间电荷量相等。
17.平衡pn结能带结构：空间电荷区自建电场的存在，形成从中性p区到中性n区逐渐上升的电位。
使空间电荷区内导带底、价带顶及本征费米能级依其电位分布从p区边界到n区边界逐渐下降。
设空间电荷区内电位分布为ψ(x)，那么ψ(x)、能带结构如图示:18.平衡pn结载流子分布几率：电子分布几率空穴分布几率19.平衡pn 结正偏①外电场将多数载流子推向空间电荷，空间电荷区变窄，空间电荷区内建电场被削弱。
②载流子扩散运动大于漂移运动，电子向p区扩散，空穴向n区扩散。
发生非平衡少子注入。
③破坏了载流子扩散、漂移的动态平衡载流子浓度在空间电荷区及边界高于其平衡值；边界处非平衡少数载流子向体内扩散；非平衡少子边扩散边与多子复合，并在扩散长度处基本被全部复合。
④被复合多子从外电极提供，构成---正向（扩散）电流。
20.平衡pn结反偏①外电场与内建电场方向相同，排斥多数载流子的扩散，使得空间电荷区加宽，内电场加强。
②内电场加强了少数载流子漂移运动，空间电荷区及边界少子浓度低于平衡值。
③扩散长度内产生电子---空穴对；产生的多子漂移向电极；产生的少子向xm内扩散，并在电场作用下漂移进对方及漂移向电极---形成反向（漂移）电流。
④因为多数载流子被阻挡，所以无大电流；主要是少数载流子的反向漂移，而少子数目极少，即使所有的少子都参与漂移运动，反向电流也非常小，反向抽取认为PN结处于截止状态。
21.正向偏置能带结构--电压为VF：中性n区能带相对p区上移，势垒高度下降qVF---q(Vbi-VF)。
22.反向偏置--电压为VR(VR23.非平衡pn结载流子分布：正偏：①空间电荷区电场被削弱，载流子扩散大于漂移；②载流子浓度在空间电荷区及边界高于其平衡值；③边界处非平衡少数载流子向体内扩散；④边扩散边与多子复合，在少子扩散长度处近似等于平衡少子浓度。
反偏：①空间电荷区电场被加强，载流子漂移运动大于扩散运动；②载流子浓度在空间电荷区及边界处低于其平衡值；③中性区平衡少子向空间电荷区内扩散；④使扩散长度范围内少子浓度低于其平衡值；⑤载流子低于平衡值就要有产生；⑥扩散进空间电荷区的载流子与产生的载流子动态平衡时，反偏载流子达稳定分布。
24.pn结电流特性：假设：电压降在势垒区；小注入；略势垒区产生流。
①空间电荷区和扩散区中任一截面的空穴流密度与电子流密度相等；②分别求出任一截面空穴流和电子流密度，二者之和则构成pn 结电流密度;③忽略空间电荷区内载流子的产生和复合，即空间电荷区二侧边界处电子流密度与空穴流密度各自分别相等；pn结电流则可用p区侧边界电子流与n区侧边界空穴流密度之和表示。
④分别求解少子电子和少子空穴在其扩散区的载流子连续性方程，可得到非平衡少子电子和非平衡少子空穴在其扩散区的分布函数;根据扩散流方程，即可求得空间电荷区p区侧边界处的电子流密度，n区侧边界处处空穴流密度。
25.势垒电容：空间电荷区内正、负空间电荷量随外加偏压变化而变化，这种现象与电容器的充放电过程相同---体现为电容效应，称为pn结势垒电容。
pn结单位面积势垒电容用CT表示。
26.扩散电容：扩散区积累的非平衡少子电荷随外加偏置电压的变化而变化，体现为电容效应，该电容发生在扩散区---称为扩散电容，用ＣＤ表示。
27.pn结等效电路：①势垒电容和扩散电容同是偏置电压的函数；②势垒电容与扩散电容相并联；③中性区及与外电极接触处存在电阻。
28.双极性晶体管载流子输运过程：①发射结正向偏置---发射电子：发射结正向偏置，外加电场有利于载流子的扩散运动，高掺杂发射区的多数载流子（电子）将向基区扩散（或注入）；同时，基区的多数载流子（空穴）也向发射区扩散并被发射区中电子复合。
②载流子在基区的传输与复合：到达基区的一部分电子将与P型基区的多数载流子（空穴）复合，由于低掺杂的基区空穴浓度比较低，且基区很薄，所以到达基区的电子与空穴复合的机会很少，大多数电子在基区中继续传输，到达靠近集电结的一侧。
③集电结反向偏置---收集电子：由于集电结反向偏置，外电场的方向将阻止集电区的多数载流子（电子）向基区运动，但有利于将基区中扩散过来的电子，扫向集电区被集电极收集。
29.双极性晶体管电流放大能力分析：①晶体管具有电流放大能力，须具备三个条件：ＮE(x)＞＞ＮB(x)---使发射效率γ尽可能接近于１；wb这种复合减少了注入到基区的电子数，因而降低了发射结注射效率。
②发射区重掺杂对发射效率的影响往往通过提高发射区杂质浓度NE来提高发射效率。
但是，过份地提高NE又会引起掺杂半导体简并，形成杂质能带，若杂质能带足够宽，它将与导带边相连接形成带尾。
带尾伸入禁带，使得发射区有效禁带变窄，使得俄歇复合加强，这样导致发射效率降低。
③基区表面复合对电流放大系数的影响从发射区注入基区的电子，还有一部分流向表面，由于表面存在表面正电荷和界面态，所以在P型基区表面将形成附加的复合电流，称为基区表面复合电流。
④基区宽变效应对电流放大系数的影响基区宽变效应——由于外加电压变化，引起有效基区宽度变化的现象；集电结反向偏压增加时，耗尽层扩大，并有部分向基区一侧扩展，使有效基区宽度减小，引起电流放大系数增大，特性曲线倾斜上升。