8253--8255芯片
8255和8253
8255和82531.3.3 8253／8253－5可编程计时器8253是作为Intel公司的微型计算机外围器件⽽设计的⼀种可编程计数器／计时器器件。
它是⽤N沟道MOS⼯艺制成的，只需⼀组⼗5V电源。
该器件包含三个独⽴的16位计数器，每个计数器的计数速率都可达到2MHZ。
所有的⼯作⽅式都是软件可编程的。
主要技术特性·8253－5与MCS－85兼容；·有三个独⽴的⼗六位计数器；·计数频率范围是0～2MHZ；·可编程计数器⽅式；·⼆进制或⼆⼀⼗进制计数；·⼀组⼗5V电源；·24条引脚双列直插式封装。
引脚安排如图1-3-14所⽰。
图1-3-14 8253/8253-5的引脚图图1-3-15 8253/8253-5的内部结构框图内部结构如图1-3-l5所⽰。
功能说明8253的功能是由多个通⽤的定对元件实现的，这些定时元件可被系统软件看作⼀系列I／O⼝。
8253能在软件控制下产⽣⼀系列准确的时间延迟，系统软件⽤不着再建⽴定时循环。
程序员只需适当设置8253，将要求的数值预置⼊8253的⼀个计数器中。
8253将根据命令计算延时，并在完成延时任务时中断CPU。
显然，这样做使软件开销最省，且可通过适当分配优先级的办法很容易地实现多级延迟。
8253还具有计数器／计时器功能。
例如：·可编程频率发⽣器；·事件计数器；·⼆进制倍频器；·实时时钟；·数字单稳；·复杂的电机控制器。
1．数据母线缓冲器这个三态、双向和⼋位的缓冲器⽤于将8253与系统数据总线连接起来。
CPU执⾏输⼊／输出指令时缓冲器就发送或接收数据。
数据总线缓冲器有三个基本功能：·通过编程确定8253的⼯作⽅式；·向计数寄存器装⼊数据；·读出计数值。
2．读／写逻辑读／写逻辑接受来⾃系统总线的输⼊，然后产⽣控制整个器件⼯作的控制信号。
8255芯片知识点总结
8255芯片知识点总结一、8255芯片的功能8255芯片的主要功能是实现微处理器与外部设备之间的数据传输和交互。
它提供了24个I/O引脚，可配置为三个8位的并行输入/输出端口。
除了I/O功能之外，8255芯片还具有自动手摇功能，可通过设置控制字来进行不同模式的操作，包括模式0（基本I/O）、模式1（手摇方式）、模式2（双向通讯）和模式3（快速反射）。
在基本I/O模式下，8255芯片的三个端口A、B、C分别作为输出、输入、控制端口。
通过设置控制字可以配置每个端口的工作方式，包括输入、输出和双向通讯。
而在手摇方式下，8255芯片可以通过设置手摇信号来进行数据传输，可以实现16位数据的传输操作。
在双向通讯模式下，8255芯片可以通过读写控制字来实现双向数据传输。
而在快速反射模式下，8255芯片可以实现数据的快速输入和输出，适用于数据采集和高速数据传输等场景。
除了上述功能，8255芯片还可以实现对外设设备的中断请求响应、电源管理和自检功能等。
因此，8255芯片在微处理器系统中扮演着非常重要的角色，可以实现微处理器与外部设备的高效通讯和控制。
二、8255芯片的特点8255芯片具有以下几个显著的特点：1. 多功能性：8255芯片提供了多种工作模式和配置方式，可以适用于不同的应用场景。
用户可以通过编程来设置控制字，实现8255芯片的不同功能。
2. 高性能：8255芯片具有高速的数据传输和处理能力，可以满足对数据传输速度要求较高的应用。
3. 可编程性：8255芯片的功能和工作方式可以通过编程进行配置，可以根据具体的应用需求来设置控制字，实现不同的功能和模式。
4. 可靠性：8255芯片具有良好的稳定性和可靠性，可以在恶劣的环境条件下正常工作。
5. 兼容性：8255芯片广泛应用于各种微处理器系统中，与不同的微处理器兼容性强，可广泛应用于各种系统。
6. 低功耗：8255芯片采用低功耗设计，具有较低的能耗，适用于对电源管理要求较高的应用。
8253、8255、8259和8251实现电子琴的自动弹凑和手动弹凑
汇编与微机接口技术试验二、实验项目名称：用8253、8255、8259和8251实现电子琴的自动弹凑和手动弹凑三、实验学时：2学时四、实验原理：用8253做定时器输出音频信号，控制喇叭发出声音。
利用定时器,可以发出不同频率的脉冲,不同频率的脉冲经喇叭驱动电路放大滤波后,就会发出不同的音调.五、实验目的：a)加强8088CPU的汇编程序设计b)加强对8253定时/计数器芯片的应用理解c)加强对8255可编程并口芯片的应用理解d)加强对8259可编程中断控制器芯片的应用理解e)加强对8251可编程串口芯片的应用理解f)了解计算机发声原理六、实验内容：a)利用8088外接8253可编程定时器/计数器音符音频的频率输出，用8255的PA口接8只按键，作为电子琴1、2、3、4、5、6、7、i数字键按键，编程完成按下数字键按键即发出相应的音调。
b)利用8251串口实现与PC机的超级终端程序通讯，可在PC上按键大写字母‘A’能转换为自动弹凑，大写字母‘M’能转换为手动弹凑，在手动弹凑方式下，能用PC机的1、2、3、4、5、6、7、8按键替代试验箱按键弹凑音乐。
七、实验器材（设备、元器件）：DVCC试验箱，PC机；八、实验步骤：a）、阅读ppt掌握理解试验内容；b）、按照试验要求连接电路；c）、连接试验箱与电脑主机；d）、打开试验所需软件，输入代码；f）、运行，观察实验结果；九、实验数据及结果分析：1.该实验主要程序段如下：CODE SEGMENTCS_8259_P0 EQU 20HCS_8259_P1 EQU 21HCS_8255_CTRL EQU 73HCS_8255_PA EQU 70HCS_8253_CTRL EQU 4BHCS_8253_CH0 EQU 48HCS_8253_CH2 EQU 4AHCS_8251_STAT EQU 51HCS_8251_DATA EQU 50HASSUME CS:CODEORG 1000HSTART: JMP MAINMODE DB 0 ;0为手动弹凑模式，非0为自动手动弹凑模式TONELEN DW 0TONEFR DW 2,3030,2865,2551,2273,2024,1912,1704,1517,1433,1276,1136,1012 TABLE DB 42H,82H,82H,82H,84H,02H,72HDB 62H,72H,62H,52H,48HDB 0B2H,0B2H,0B2H,0B2H,0B4H,02H,0A2HDB 12H,0A2H,0D2H,92H,88HDB 82H,0B2H,0B2H,0A2H,84H,02H,72HDB 62H,72H,62H,52H,44H,02H,12HDB 12H,62H,62H,52H,44H,02H,82HDB 72H,62H,52H,32H,48HDB0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FH,0FHENDTAB DB 00HMAIN: CALL I8253ACALL INTSETCALL I8259ACALL I8255ACLDMOV AX,SEG TABLEMOV DS,AXLEA DI,ENDTABMOV AL, 0CMP MODE,ALJZ MAN_PLAYAUTO_PLAY:LEA S I,TABLESOUND:IN AL, CS_8251_STATTEST AL, 00000010BJZ NEXT1IN AL, CS_8251_DATACMP AL, 'M'JNZ NEXT1MOV AL,1MOV MODE,ALJMP MAN_PLAYNEXT1:LODSBMOV BX,AXMOV CX,AXAND CX,0FHAND BX,0F0HSHR BX,1SHR BX,1SHR BX,1; SHR BX,1MOV AX,TONEFR[BX]CALL OUTTONEMOV AX,10MUL CXMOV WORD PTR TONELEN,AXDELAY: MOV AX,WORD PTR TONELENCMP AX,0JNE DELAYCMP SI,DIJNE SOUNDJMP AUTO_PLAYMAN_PLAY:MOV AX,0MOV TONELEN, AXIN AL, CS_8251_STATTEST AL, 00000010BJZ CHK8255IN AL, CS_8251_DATACMP AL, 'A'JNZ NEXT2MOV AL,0MOV MODE,ALJMP AUTO_PLAYNEXT2: CMP AL, 31HJL CHK8255CMP AL, 38HJG CHK8255SUB AL, '0'MOV AH, 0MOV BX,AXSHL BX,1MOV AX,TONEFR[BX]CALL OUTTONEJMP MAN_PLAYCHK8255:K1: MOV DX, CS_8255_PA ;PA端口地址IN AL, DX ;读开关的状态TEST AL, 01H ;判是否是K1闭合JZ K2 ;不是转K2MOV AX, 2273 ;是K1闭合送“1”音频数据1/440.00HZJMP KEYDOWNK2: IN AL, DX ;读开关的状态TEST AL, 02H ;判是否是K2闭合JZ K3 ;不是转K3MOV AX, 2024 ;是K2闭合送“2”音频数据1/493.88HZJMP KEYDOWNK3: IN AL, DX ;读开关的状态TEST AL, 04H ;判是否是K3闭合JZ K4 ;不是转K4MOV AX, 1805 ;是K3闭合送“3”音频数据1/554.37HZJMP KEYDOWNK4: IN AL,DX ;读开关的状态TEST AL, 08H ;判是否是K4闭合JZ K5 ;不是转K5MOV AX, 1704 ;是K4闭合送“4”音频数据1/587.33HZJMP KEYDOWNK5: IN AL, DX ;读开关的状态TEST AL, 10H ;判是否是K5闭合JZ K6 ;不是转K6MOV AX, 1517 ;是K5闭合送“5”音频数据1/659.26HZJMP KEYDOWNK6: IN AL, DX ;读开关的状态TEST AL, 20H ;判是否是K6闭合JZ K7 ;不是转K7MOV AX, 1353 ;是K6闭合送“6”音频数据1/739.99HZJMP KEYDOWNK7: IN AL,DX ;读开关的状态TEST AL, 40H ;判是否是K7闭合JZ K8 ;不是转K8MOV AX, 1205 ;是K7闭合送“7”音频数据1/830.61HZJMP KEYDOWNK8: IN AL, DX ;读开关的状态TEST AL, 80H ;判是否是K8闭合JZ NOKEY ;不是转K1MOV AX, 1136 ;是K8闭合送“8”音频数据1/880.30HZJMP KEYDOWNFREQ DW 0 ;保存前次设置频率NOKEY: JMP MAN_PLAYMOV AX, 2 ; 关闭发音KEYDOWN:CMP FREQ,AXJE NOKEYMOV FREQ,AXCALL OUTTONEJMP MAN_PLAYOUTTONE PROC NEAR ;按音频数据设置定时器时间常数PUSH AX ; 键码压栈MOV AL, 36H ; 计数器0, 16位二进制,方式3（方波）。
利用8253_、8255实现竞赛抢答器的功能 (1)
利用8253、8255实现竞赛抢答器的功能摘要：8255内部有3个相互独立的8位数据端口，即端口A﹑端口B﹑端口C。
设计人员可以用程序使他们分别作为输入端口或输出端口。
而8253即可对系统时钟脉冲计数实现定时，又可对外部事件进行计数。
所以利用8253、8255的定时、中断控制的功能可实现抢答器的功能。
关键字：8253、8255、中断、抢答器0.引言：本文主要利用8253 、8255实现竞赛抢答器的以下功能，第一，可供4组选手同时抢答，由按钮控制。
第二，能显示出最先抢答的组号，而对其他组的抢答不予理睬。
第三，对主持人未曾按启动扭之前就按抢答按钮的犯规组，亮红灯警告。
第四，对抢答后的回答时间进行计时控制，如回答超时，则以音响报警。
1.芯片介绍：（1）8255芯片8255A内部有3个相互独立的8位数据端口，即端口A﹑端口B﹑端口C。
设计人员可以用程序是他们分别作为输入端口或输出端口。
不过，每个端口有着各自的特点。
端口A对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。
所以，用端口A作为输入或输出时，数据均可以受到锁存。
端口B对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。
端口C对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。
这样，当端口C作为输入端口时，对数据不作锁存，而作为输出端口时，对数据进行锁存。
在使用中，端口A﹑端口B和端口C可以相互独立，分别作为输入或者输出端口，也可以由端口C配合端口A﹑端口B作输入端口或者输出端口，此时，端口A和端口B作为独立的输入端口或输出端口，而端口C则配合端口A和端口B工作。
具体得讲，端口C常常通过控制命令被分成两个4位端口，每个4位端口包含1个4位的输入缓冲器和1个4位的输出锁存器/缓冲器，他们分别用来位端口A和端口B提供控制信号和状态信号。
方式选择控制字8255A引脚图(2）8253芯片8253的主要性能：8253可编程定时/计数器芯片时Intel公司生产的微型计算机通用外围芯片之一。
第7章 可编程接口芯片(8255,8253)
R
R 驱动器
R
C口
控制口
1
1
0
0
0 0
0 0 0 0 0 0 1 0 0 1 0 0
8024H
8026H
0 0 0 0 0 0 0 0 1 0 0 1 1 0
方式控制字：1 0 0 1 0 0 0 0 B=90H（方式0，A口输入，B口输出）
程序设计：开关处在高电平时，发光二极管亮；反之暗。
CODE MAIN START: SEGMENT ASSUME CS:CODE,DS:DATA PROC FAR PUSH DS MOV AX,0 PUSH AX MOV AL,90H ；方式控制字 MOV DX,8026H OUT DX,AL MOV DX,8020H IN AL,DX ；读入A口开关状态 MOV DX,8022H OUT DX,AL ；B口输出 RET ENDP ENDS END START
数 据 总 线 缓冲器 片 内 总 线
计数器 0
CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
读/写控制逻辑：8253内部操作的控制电路，它从系统控制总 线上接收控制信号，然后产生8253内部操作的各种控制信号， 具体接收的控制信号/CS、 /RD、/WR 、A1、A0与8255A同理。 A1 A0： 00 ——计数器0 10 ——计数器2 01——计数器1 11——控制寄存器
2. C端口按位置位/复位控制字
D7 D6 D5
无效 特征位 0=有效 D4 D3
D2
D1
D0
例：将PC5复位，其控制字为： 00001010B（0AH） 设控制口地址为22BH，对PC5 进行复位的指令段为： MOV AL，0AH MOV DX，22BH OUT DX，AL
微机原理与接口技术82558253初始化编程原
微机原理与接口技术8255 8253初始化编程原微机原理与接口技术--8255|8253初始化编程原理解析000微机原理与接口技术研究方向：指令数据在计算机中是如何传输的；（1）控制总线（2）地址总线（3）数据总线在计算机中要研究数据是如何传输的，就是知道计算机是如何寻址的(地址译码)、CPU与外设是如何进行数据交互的、CPU中的控制器是如何控制外设进行数据传输的；一、8253芯片74LS138芯片的工作原理：当一个选通端（G1）为高电平，另外选通端G2A、G2B为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端一低电平译出；（1）8253与8086CPU的连接方式注意：z如果8253与8位数据总线的微机相连，只要将A1A0分别与地址总线的最低两位A1A0相连即可。
z如果系统采用的是8086CPU，则数据总线为16位。
CPU在传送数据时，总是将低8位数据送往偶地址端口，将高8位数据送到奇地址端口。
偶地址端口的数据总是通过低8位数据总线送到CPU，奇地址端口的数据总是通过高8位数据总线送到CPU。
当仅具有8位数据总线的存储器或I/O接口芯片与8086的16位数据总线相连时，既可以连到高8位数据总线，也可以接在低8位数据总线上。
在实际设计系统时，常将这些芯片的数据线D7~D0接到系统数据总线的低8位，这样，CPU就要求芯片内部的各个端口为偶地址（地址总线的A0＝0）。
应改用地址总线中的A2A1实现端口选择，即将A2连到8253的A1引脚，而将A1与8253的A0引脚相连。
（如上如所示）例题解析：5．若8253的地址为：04H-07H，要使计数器2工作于方式2，按二进制计数，计数值为02F0H，写出初始化程序。
若要读取通道1的16位计数值，写出其程序。
（1）初始化程序的步骤二、初始化编程步骤和门控信号的功能1．8253的初始化编程步骤接通电源时，8253处于未定义状态，在使用之前，必须用程序把它们初始化为所需的特定模式，这个过程称为初始化编程。
接口技术06定时器计数器8253-5
0
0
0
1
1
0
传送方式
写入计数器0的初始值 写入计数器1的初始值 写入计数器2的初始值 写入控制寄存器控制字
读自计数器0的OL 读自计数器1的OL 读自计数器2的OL
五、8253 的控制字格式：
D7
D6
D5
D4
D3
D2
D1 D0
SC1 SC0 RW1 RW0 M2
M1
M0 BCD
计数器选 择
工作方式
计数初值开始工作，见图6.5所示③。21组1
CLK
WR ① GATE
OUT
n=4
43
0 21
②
GATE OUT
0
4
4321
WR ③
n=3
GATE
OUT2 工作在1方式，进行8位二进制计数， 并设计 数 初值的低8位为BYTEL。
其初始化程序段为
MOV DX，307H
计数器：
在时钟信号作用下，进行减“1”计数，计数次数到 （减“1”计数回零），从输出端输出一个脉冲信号。
计数举例： •①对零件和产品的计数； •②对大桥和高速公路上车流量的统计，等等。
Intel8253在微机系统中可用作定时器和计数 器。定时时间与计数次数是由用户事 先设定。
2、 8253 定时与计数器与CPU的关系 8253 定时与计数操作过程与CPU相互独立，
计数器 2
GATE2 OUT2
定时器/计数器的内部结构：
①数据总线缓冲器。它是一个三态、双向 8位寄存器，用于将8253与系统数据总线 D0～D7 相连。 ②读/写逻辑。 ③控制命令寄存器。它接受CPU送来的控 制字。 ④计数器。8253有3个独立的计数器（计 数通道），其内部结构完全相同，
微机第7章 8255芯片
信号等； C口未被用作联络信号的其它位可工作在方式 0。
第7章典型可编程接口芯片及应用
2.
端口C按位置/复位控制字
D7 0 标识 X X 未用 X B2
D0 B1 B0 1/0 D0=1 置1 D0=0 复位 0 1 2 0 1 0 0 0 1 0 0 0 3 4 5 6 7 1
说明： （1）写入8255的控制口。 （2）该控制字仅对8255的端
A组 控制 D7～D0 RD WR A0 A1 CS RESET 缓冲 读写 控制 逻辑 B组 控制
端口A 端口C (上部) 端口C (下部) 端口B
PA7 ～ PA0 PC7 ～ PC4 PC3 ～ PC0 PB7 ～ PB0
二、8255 PIN功能
40个引脚双列直插的NMOS器件
1.
与外设连接引脚
（2）对C口，其高低4位两部分可相同（同为输入或输出）也可不同。
但对端口8位的读写是在一条指令中作为整体来操作，可采用以下措施： CPU 高4 低4 IN 入 出 必须屏蔽低四位 IN 出 入 必须屏蔽高四位 IN 入 入 读入的8位均有用 OUT 入 出 输出数据只设在低4位 OUT 出 入 输出数据只设在高4位 OUT 出 出 输出8位数据
第7章典型可编程接口芯片及应用
一、8255的内部结构
1.
端口
A组 控制 缓冲 读写 控制 逻辑 B组 控制
端口A 端口C (上部) 端口C (下部) 端口B
PA7 ～ PA0 PC7 ～ PC4 PC3 ～ PC0 PB7 ～ PB0
（1）端口A(PA7~PA0)：
D7～D0 由一个8位数据输入锁存器和一 RD 个8位数据输出锁存器及缓冲器组成， WR A0 可工作于双向方式。 A1 CS （2）端口B (PB7~PB0) ： RESET
8255芯片百度百科
8255芯片8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。
具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。
其各口功能可由软件选择，使用灵活，通用性强。
8255可作为单片机与多种外设连接时的中间接口电路。
8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。
同时必须具有与外设连接的接口A、B、C口。
由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：与CPU连接部分、与外设连接部分、控制部分。
8255管脚编辑本段特性(1)一个并行输入/输出的LSI芯片,多功能的I/O器件,可作为CPU总线与外围的接口.(2)具有24个可编程设置的I/O口,即3组8位的I/O口为PA口,PB口和PC口.它们又可分为两组12位的I/O口,A组包括A口及C口(高4位,PC4~PC7),B组包括B口及C口(低4位,PC0~PC3).A组可设置为基本的I/O口,闪控(STROBE)的I/O闪控式,双向I/O3种模式;B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决定.编辑本段引脚功能RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输.RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。
D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
利用8253、8255芯片设计7位彩灯
第1章.需求分析1.1课程设计题目循环彩灯控制系统设计1.2设计任务及要求任务：设计一个循环彩灯控制系统，能输出四种花型，参考花型如下：1）00000001 左循环（1时亮，0时灭）2）10000000右循环3）按00011000，00100100，01000010，10000001规律变化，然后彩灯全亮后，再循环不断。
4）按01010101，10101010（或红、绿彩灯）交替闪烁。
功能要求：1）循环彩灯的循环速度可调；2）按键要求①启动/暂停，按SW0开关启动系统，按SW1开关停止系统工作。
②花型变换，由开关SW2、SW3进行四种花型切换；3）彩灯亮与灭的时间由8253提供1.3 软硬件运行环境及开发工具1、软硬件运行环境利用TDN86/88实验平台进行硬件连接，利用TDN集成开发环境进行循环彩灯系统的程序设计（采用汇编语言），调试，直到满足设计要求。
2、开发工具实验所使用的实验开发设备是TDN86/88型多功能微机实验平台，它的硬件由基本系统、外设功能模块和面包板实验区三大部分，按模块化开放式结构设计而成。
第2章.概要设计2.1总体方案与说明1. 8255A可编程并行接口芯片。
Intel 8255A是一种通用的可编程并行接口芯片，由于它是可以编程的，可以通过程序来设置芯片的工作方式，通用性强，使用灵活，可为多种不同的CPU与外设之间提供并行输入/输出的通道。
(1)数据总线缓冲器它是一个双向三态8位缓冲器,用作与系统总线连接是的缓冲部件.CPU与8255A之间所有的数据的发送与接收以及CPU向8255A发送的控制信息和8255A向CPU回送的状态信息都是通过它传送的(2) 三个8位端口PA、PB、PC端口A(PA口)：有一个8位数据输入锁存器和一个8位数据输入锁存/缓冲器;端口B(PB口)：有一个8位数据输入锁存器和一个8位数据输入/输出,锁存/缓冲器;端口C(PC口)：有一个8位数据输入锁存器和一个8位数据锁存/缓冲器。
基于8253和8255的模拟交通灯控制系统
《微型计算机接口技术》大作业设计报告基于8255,8253的发声人性化交通灯控制设计日期：2011-1-7摘要十字路口车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊。
井然秩序的实现，靠的是交通信号灯的自动指挥系统。
交通信号灯控制方式有很多。
本系统采用8255A芯片实现了A口设置红、绿、黄灯点亮时间的功能，从而控制LED发光二极管实现红、黄、绿灯循环点亮。
另外结合日常生活经验，并且从亚残会中对残疾人的生活不便中得出感悟，采用8253进行控制扬声器，在红、绿灯变换之间黄灯闪烁时，同时添加了“声音提示"功能。
整个系统具有固定的“红灯—黄灯—绿灯”转换间隔，并自动切换，对东西南北方向的道路进行“自动”的控制。
但是，经过小组成员提出的各种假设，发现此系统需要加入更多人性化的元素：交警可以根据实际的路面情况，针对不同的突发事件，进行手工控制红绿灯的转换。
例如救护车警车执行紧急任务；例如东西道路塞车，南北道路空闲无车辆行驶时，需要灵活调节红绿灯的转化。
通过8255并口控制，可以达到更加人性化的效果从而方便各种人群。
关键字：8255 交通灯控制8253 发声人性化第一部分概论1.1设计任务：交通信号灯的控制（1）通过8255并行接口来控制LED发光二极管的亮灭，并适当延时。
（2）黄灯闪烁时，通过8253控制扬声器发出声音，以提醒灯的转换。
（3）通过8255并口控制，人工进行交通灯的转换。
1.2 任务要求（1）南北路口的绿灯、东西路口的红灯同时亮5秒左右。
（2）南北路口的黄灯闪烁若干次，扬声器鸣叫，同时东西路口的红灯闪烁。
（3）南北路口的红灯、东西路口的绿灯同时亮5秒左右。
（4）南北路口的红灯闪烁、同时东西路口的黄灯亮闪烁若干次，扬声器鸣叫。
（5）转(1)重复。
紧急情况可以手动控制红绿灯的变换。
1.3设计原理本次课程设计是交通灯实时控制器，主要是用发光二极管模拟十字路口的红绿灯。
交通灯控制器的设计与实现主要是通过编写汇编语言程序利用8255的C 口对灯的亮与灭进行控制，用8253对扬声器的发声进行控制。
8253与8255的应用举例
；发长音 LOP： MOV BL，LONG1 CALL SSP
；查ESC键，停止发声 程序3/4 MOV AH，0BH INT 21H CMP AL，00H JE CONTINUE1；无键按下，发短音 MOV AH，08H；等待从键盘输入一个字符 INT 21H CMP AL，1BH；是ESC，停止发声 JE QUIT ；发短音 CONTINUE1：MOV BL，SHORT1 CALL SSP JMP LOP ；关闭扬声器，并退出 QUIT：IN AL，61H AND AL，0FCH OUT 61H，AL MOV AL，AH OUT 61H，AL
程序2/4
；关闭扬声器 IN AL，61H；读入8255 PB口原输出值 AND AL，0FCH；置PB0和PB1为0，关闭GATE2和与门 OUT 61H，AL
；查任意键，启动发声器 WAIT1：MOV AH，0BH；判断是否有任意键按下？ INT 21H CMP AL，00H JE WAIT1；无键，则等待；否则发长音。
结果利用发光二极管显示，与 82538253 片选信号从译码器 的CLK2已接好 Y1 1.19MHZ 引入， 8253的 304 out 信号 ～ 信号连接 307H
工作方式？ 用到几个通道？初始值？ 硬件连线？ 编程？
8253与8255的应用举例
1.要求 利用定时/计数器8253发600Hz的长/短音。按任意键，开启 发声；按ESC键，停止发声。8253的输入时钟CLK的频率为 1.9318MHz. 2. 分析 根据题意，有两个工作要做，一是声音的频率应满足 600Hz，二是发声持续的长短的控制。 （1）计数初值的确定： C=1.19318X106Hz/600= 1983 (2)长/短音的控制：设置延时常数寄存器BL，改变它，可以改 变延时时间； （3）扬声器的开/关控制：设置一个与门，利用8255A PB0,PB1引脚分别控制8253-GATE和与门的开关。 3.设计 （1）硬件设计
第五章(8253,8255)
26
8253的6种工作方式的输出波形
方式0 OUT (n=4)
计数结束产生中断
4 3 2 1 1 0
方式 1 0
方式1 OUT 可编程单稳态方式 4 3 2 方式2 OUT 序列脉冲发生器 4 3 2 1 0(4) 3 2
方式5 OUT 0 方式3 OUT 1 0 4 2
编程
28
与系统的连接示意图
8253占用4个接口 地址： DB 计数器0 计数器1 IOW 计数器2 IOR 控制寄存器
A1 A0 高位地址 A15-A2
(决定8253的基地址)
29
8253
D0~D7 WR RD A1 A0 CS CLK GATE OUT 共三组
译码器
初始化程序流程
写入顺序：
24
工作方式
方式5 硬件启动，不自动重复计数。
OUT端波形与方式4相同
(硬件触发选通)
25
方式5（硬件触发选通）
– 写入初值时，GATE端应保持低电平。 – GATE每出现一次正脉冲，计数一个周期， 然后停止计数。 – 每个计数周期结束时（减到0时），OUT端 输出一个TCLK宽度的负脉冲。 – 计数过程中修改初值不影响本轮计数过程。
1 1 控制寄存器 A0，A1 RESET——复位信号,接系统总线的RESET
41
引线（续）
连接外设端的引脚：
PA0~PA7 PB0~PB7 PC0~PC7
分别对应A、B、C三 个8位输入/输出端口
三个端口可通过编程分别指定为输入或输出口。 其中，C口即可用作独立的输入/输出口，也可用作 A、B口的控制信号输出或状态信号输入。
D7-D0 A1 A0 WR RD CS
8255芯片
≥1 PC3
INTRA
PA 7～PA0
&
PC7 & INTE1 PC6
INTE2 PC4
WR
PC5
8
OBF A ACK A
STB A IBF A
输出 应答信号
输入
RD
PC2～PC0
I/O
3
ACK有效时，输出端口才打开，无效时呈高阻态 输入、输出均可引起中断，PC6控制INTE1，PC4控制INTE2
BUSY=0？
N
Y CPU向8255A A口送数
发出STB选通信号
CPU
PC7 PC2 GND
STB BUSY GND
；8255A初始化程序内字存节地数址-1+1 BEGIN：MOV DX,383H
数据
；控制寄存器地址DX
MOVN OUT
MOV
AL,10000001B DX,A送L完？
；送控制字(A口方ST式B0输出，PC7～PC4输出PC3～PC0输入)
A1
A0
0
0
0
1
0
1
0
1
1
0
0
1
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
0
×
×
×
×
1
1
0
1
×
×
1
1
端口及操作功能
0
端口A数据总线
0
端口B数据总线
输入操作(读)
0
端口C数据总线
0
数据总线端口A
0
数据总线端口B
交通灯8253-8255-8259
2.21 8259的工作原理：一、数据总线缓冲器:8259A与系统数据总线的接口，是8位双向三态缓冲器。
CPU与8259A之间的控制命令信息、状态信息以及中断类型信息，都是通过缓冲器传送的。
二、读/写控制逻辑:CPU通过它实现对8259A的读/写操作。
三、级连缓冲器:用以实现8259A芯片之间的级连，使得中断源可以由8级扩展至64级。
四、控制逻辑电路:对整个芯片内部各部件的工作进行协调和控制。
五、中断请求寄存器IRR:8位，用以分别保存8个中断请求信号，当响应的中断请求输入引脚有中断请求时，该寄存器的相应位置1。
六、中断屏蔽寄存器IMR:8位，相应位用以对8个中断源的中断请求信号进行屏蔽控制。
当其中某位置“0“时，则相应的中断请求可以向CPU提出；否则，相应的中断请求被屏蔽，即不允许向CPU提出中断请求。
该寄存器的内容为8259A的操作命令字OCW1，可以由程序设置或改变。
七、中断服务寄存器ISR:8位，当CPU正在处理某个中断源的中断请求时，ISR寄存器中的相应位置1。
八、用以比较正在处理的中断和刚刚进入的中断请求之间的优先级别，以决定是否产生多重中断或中断嵌套。
2.22 8255A的工作原理：一、8255A的内部结构:1、数据总线缓冲器:这是一个双向三态的8位数据缓冲器，它是8255A与微机系统数据总线的接口。
输入输出的数据、CPU输出的控制字以及CPU输入的状态信息都是通过这个缓冲器传送的。
2、三个端口A，B和C:A端口包含一个8位数据输出锁存器和缓冲器，一个8位数据输入锁存器。
B端口包含一个8位数据输入/输出锁存器和缓冲器，一个8位数据输入缓冲器。
C端口包含一个8位数据输出锁存器和缓冲器，一个8位数据输入缓冲器(输入没有锁存器)。
3、A组和B组控制电路:这是两组根据CPU输出的控制字控制8255工作方式的电路，它们对于CPU而言，共用一个端口地址相同的控制字寄存器，接收CPU输出的一字节方式控制字或对C口按位复位字命令。
8255-8253接口技术
表5-2 并行接口标准Centronics的信号线电源和编号
引脚号 1 2～9 10 11 12 13 14 15 16 17 18 19～30 31 32 33 34 35 36
STB
信
号
方向(对打印机) 入 入 出 出 出 出 入
信 号 功 能 主机对打印机输入数据的选通脉冲 并行数据 0～7 位的信号 向主机发出的传送数据的请求脉冲 表示打印机是否可以接收数据的信号 纸尽 Paper Out or Low 选中信号 自动输纸信号 不用 逻辑地 机架地 不用 对应 1～12 引脚的接地线
态信息读至CPU。
WR：写。低电平有效，输入控制命令字，CPU执行OUT指 令时起作用，将AL中的数据送到PA、PB、或PC；将AL中存放 的控制命令字从CWR口写入。
RESET：复位。高电平有效，输入信号线。它能置PA、PB、 PC为输入方式；清除控制寄存器、输出寄存器和状态寄存器； 屏蔽中断申请；使连接外设的24条信号线呈高阻悬浮状态。在 使用工作方式控制字后可结束复位状态，进入用户设置的工作 方式。
D7 D7＝1 特征位
D6
D5
D4
D3 PC7～4： 0＝输出 1＝输入
D2
D1
D0 PC3～0： 0＝输出 1＝输入
PA 口方式：00＝方式 0 PA 口： 01＝方式 1 0＝输出 1×＝方式 2 1＝输入
PB 口方式： PB 口： 0＝方式 0 1＝方式 1 0＝输出 1＝输入
——————————A 组—————————
循时序要求。
(5) 有输入和输出两种不同格式的状态字，两种状态字可以 作为程序或中断申请使用，需要使用IN指令从PC口地址读出到 AL中。 (6) PA、PB在作输入和输出使用时的引脚分配和时序都不
8253,8255相关
8253芯片与8255芯片的相关知识8253芯片8253芯片是一片具有3个独立16位计数器通道的可编程定时/计数芯片。
计数频率0--5MHZ，控制字最高两位DTD=11，每个通道都可以编程设定6种工作方式种的一种；每个计数器可设定为按二进制计数或BCD码计数，最高计数速率可达2.6MHZ；使用单+5V电源，具有24条引脚双列直插式封装的大规模集成电路芯片；所有输入输出引脚与TTL兼容。
8253芯片的读写操作对系统时钟无特殊要求，可在任一微处理器组成的系统，用作可编程的方波频率发生器，分频器，实时时钟，事件计数器和单脉冲发生器等。
8253芯片内部由数据总线缓冲器，控制字寄存器，计数器和读写控制逻辑4部分组成。
8253芯片工作原理8253芯片具有3个独立的计数通道，采用减1计数方式。
在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。
当计数脉冲是已知周期的时钟信号时，计数就成为定时。
8253芯片的引脚8253引脚图CLK引脚：时钟输入引脚，每个通道的计数器单元CE，对CLK输入脉冲进行计数。
8253用作分频器，工作于定时器方式时，CLK输入是连续的，周期精确的时钟脉冲，OUT 输出必是频率降低的，周期精确的时钟脉冲。
8253用作计数器，CLK输入只是脉冲的数量，不是脉冲的时间间隔，CLK输入周期不定的脉冲，OUT输入的脉冲周期也不确定。
OUT引脚：减一计数到零/定时时间到的脉冲输入引脚。
不管8253工作于何种方式，当计数器减一计数为零时，在OUT引脚上必定有电平或脉冲信号输出。
OUT引脚输出的信号取决于工作方式，可以是电平，脉冲或方波等。
GATE引脚：门控输入引脚。
GA TE为低电平时，禁止通道的计数单元计数；GATE引脚由低电平向高电平跳变过程中会触发一次新的计数。
A1,A0：内部口地址的选择，输入。
8253内部共4个端口：A口，B口，C口，控制口。
CS：片选，输入, 低电平有效，用来决定芯片是否被选中，由高位地址总线经译码电路产生。
芯片8255介绍
231256 – 31
231256 – 1
Figure 1 82C55A Block Diagram
231256 – 2
Figure 2 82C55A Pinout
Diagrams are for pin reference only Package sizes are not to scale
October 1995
PC0–3 PB0-7 VCC D7–0 RESET WR PA7–4 NC
14– 17 18– 25 26 27– 34 35 36 37– 40
16–19 20–22 24–28 29 30–33 35–38 39 40 41–44 1 12 23 34
I O I O
I O I I I O
2
82C55A
Y Y Y
Control Word Read-Back Capability Direct Bit Set Reset Capability 2 5 mA DC Drive Capability on all I O Port Outputs Available in 40-Pin DIP and 44-Pin PLCC Available in EXPRESS Standard Temperature Range Extended Temperature Range
Y
Y Y Y Y Y
The Intel 82C55A is a high-performance CHMOS version of the industry standard 8255A general purpose programmable I O device which is designed for use with all Intel and most other microprocessors It provides 24 I O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation The 82C55A is pin compatible with the NMOS 8255A and 8255A-5 In MODE 0 each group of 12 I O pins may be programmed in sets of 4 and 8 to be inputs or outputs In MODE 1 each group may be programmed to have 8 lines of input or output 3 of the remaining 4 pins are used for handshaking and interrupt control signals MODE 2 is a strobed bi-directional bus configuration The 82C55A is fabricated on Intel’s advanced CHMOS III technology which provides low power consumption with performance equal to or greater than the equivalent NMOS product The 82C55A is available in 40-pin DIP and 44-pin plastic leaded chip carrier (PLCC) packages
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8253芯片基本概述8253内部有三个计数器，分别成为计数器0、计数器1和计数器2，他们的机构完全相同。
每个计数器的输入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。
每个计数器通过三个引脚和外部联系，一个为时钟输入端CLK，一个为门控信号输入端GATE，另一个为输出端OUT。
每个计数器内部有一个8位的控制寄存器，还有一个16位的计数初值寄存器CR、一个计数执行部件CE和一个输出锁存器OL。
执行部件实际上是一个16位的减法计数器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通过程序设置的。
输出锁存器的值是通过程序设置的。
输出锁存器OL用来锁存计数执行部件CE的内容，从而使CPU 可以对此进行读操作。
顺便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器来用。
工作原理8253具有3个独立的计数通道，采用减1计数方式。
在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。
当计数脉冲是已知周期的时钟信号时，计数就成为定时。
一、8253内部结构8253芯片有24条引脚，封装在双列直插式陶瓷管壳内。
1.数据总线缓冲器数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。
这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。
2.读／写控制读／写控制分别连接系统的IOR#和IOW#，由CPU控制着访问8253的内部通道。
接收CPU送入的读／写控制信号，并完成对芯片内部各功能部件的控制功能，因此，它实际上是8253芯片内部的控制器。
A1A0：端口选择信号，由CPU输入。
8253内部有3个独立的通道和一个控制字寄存器，它们构成8253芯片的4个端口，CPU可对3个通道进行读／写操作3对控制字寄存器进行写操作。
这4个端口地址由最低2位地址码A1A0来选择。
如表9.3.1所示。
3.通道选择(1) CS#——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。
(2) RD#、WR#——读／写控制命令，由CPU输入，低电平有效。
RD#效时，CPU读取由A1A0所选定的通道内计数器的内容。
WR#有效时，CPU将计数值写入各个通道的计数器中，或者是将方式控制字写入控制字寄存器中。
CPU对8253的读／写操作如表9.3.2所示。
4.计数通道0～2每个计数通道内含1个16位的初值寄存器、减1计数器和1个16位的（输出）锁存器。
8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制（BCD码）计数。
采用二进制计数时，最大计数值是FFFFH，采用BCD码计数时。
最大计数值是9999。
与此计数器相对应，每个通道内设有一个16位计数值锁存器。
必要时可用来锁存计数值。
当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中、被计数的事件应以脉冲方式从CLK端输入，每输入一个计数脉冲，计数器内容减“1”，待计数值计到“0”。
OUT端将有输出。
表示计数次数到。
当某个通道用作定时器时。
由CLK输入一定频率的时钟脉冲。
根据要求定时的时间长短确定所需的计数值。
并预置到计数器中，每输入一个时钟脉冲，计数器内容减“1”，待计数值计到“0”。
OUT将有输出，表示定时时间到。
允许从CLK输入的时钟频在1～2MHz范围内。
因此，任一通道作计数器用或作定时器用，其内部操作完全相同，区别仅在于前者是由计数脉冲进行减“1”计数。
而后者是内时钟脉冲进行减“1”计数。
作计数器时，要求计数的次数可直接作为计数器的初值预置到减“1”计数器中。
作定时器时，计数器的初值即定时系数应根据要求定时的时间进行如下运算才能得到：定时系数＝需要定时的时间／时钟脉冲周期①设置通道：向方式控制字寄存器端口写入方式选择控制字，用于确定要设置的通道及工作方式；②计数/定时：向通道写入计数值，启动计数操作；③读取当前的计数值：向指定通道读取当前计数器值时，8253将计数器值存入锁存器，从锁存器向外提供当前的计数器值，计数器则继续作计数操作。
④计数到：当计数器减1为0时，通过引脚OUTi向外输出“到”的脉冲信号。
计数初值输入存放在初值寄存器中，计数开始或重装入时被复制到计数器中。
锁存器在非锁存状态，其值随计数器的变化而变化；一旦锁存了计数器的当前值，直到锁存器值被读取后才能解除锁存状态。
5.方式选择控制字二、8253的通道工作方式8253中各通道可有6种可供选择的工作方式，以完成定时、计数或脉冲发生器等多种功能。
8253的各种工作方式如下：1.方式0：计数结束则中断工作方式0被称为计数结束中断方式，它的定时波形如图9.3.4所示。
当任一通道被定义为工作方式0时， OUTi输出为低电平；若门控信号GATE 为高电平，当CPU利用输出指令向该通道写入计数值WR#有效时，OUTi仍保持低电平，然后计数器开始减“1”计数，直到计数值为“0”，此刻OUTi 将输出由低电平向高电平跳变，可用它向CPU发出中断请求，OUTi端输出的高电平一直维持到下次再写入计数值为止。
在工作方式0情况下，门控信号GATE用来控制减“1”计数操作是否进行。
当GATE=1时，允许减“1”计数；GATE=0时，禁止减“1”计数；计数值将保持GATE有效时的数值不变，待GATE重新有效后，减“1”计数继续进行。
显然，利用工作方式0既可完成计数功能，也可完成定时功能。
当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLKi端输入，由它对计数器进行减“1”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。
当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中。
从CLKi，输入的应是一定频率的时钟脉冲，由它对计数器进行减“1”计数，定时时间从写入计数值开始，到计数值计到“0”为止，这时OUTi输出正跳变，表示定时时间到。
有一点需要说明，任一通道工作在方式0情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。
2.方式1：单脉冲发生器工作方式1被称作可编程单脉冲发生器，其定义波形如图9.3.5。
进入这种工作方式， CPU装入计数值n后OUTi输出高电平，不管此时的GATE 输入是高电平还是低电平，都不开始减“1”计数，必须等到GATE由低电平向高电平跳变形成一个上升沿后，计数过程才会开始。
与此同时，OUTi 输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到“0”， OUTi输出由低电平向高电平跳变，形成输出单脉冲的后沿，因此，由方式l所能输出单脉冲的宽度为CLKi周期的n倍。
如果在减“1”计数过程中， GATE由高电平跳变为低电乎，这并不影响计数过程，仍继续计数；但若重新遇到GATE的上升沿，则从初值开始重新计数，其效果会使输出的单脉冲加宽，如教材图9-22(b)中的第2个单脉冲。
这种工作方式下，计数值也是一次有效，每输入一次计数值，只产生一个负极性单脉冲。
3.方式2：速率波发生器工作方式2被称作速率波发生器，其定时波形如图9.3.6所示。
进入这种工作方式， OUTi输出高电平，装入计数值n后如果GATE为高电平，则立即开始计数，OUTi保持为高电平不变；待计数值减到“1”和“0”之间， OUTi将输出宽度为一个CLKi周期的负脉冲，计数值为“0”时，自动重新装入计数初值n，实现循环计数，OUTi将输出一定频率的负脉冲序列，其脉冲宽度固定为一个CLKi周期，重复周期为CLKi周期的n倍。
如果在减“1”计数过程中，GATE变为无效（输入0电平），则暂停减“1”计数，待GATE恢复有效后，从初值n开始重新计数。
这样会改变输出脉冲的速率。
如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值，它不会影响正在进行的减“1”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率。
4.方式3：方波发生器工作方式3被称作方波发生器，其定时波型如图9.3.7所示。
任一通道工作在方式3，只在计数值n为偶数，则可输出重复周期为n、占空比为1：1的方波。
进入工作方式3，OUTi输出低电平，装入计数值后，OUTi立即跳变为高电平。
如果当GATE为高电平，则立即开始减“1”计数，OUTi保持为高电平，若n为偶数，则当计数值减到n/2时，OUTi跳变为低电平，一直保持到计数值为“0”，系统才自动重新置入计数值n，实现循环计数。
这时OUTi端输出的周期为n×CLKi周期，占空比为1:1的方波序列；若n为奇数，则OUTi端输出周期为n×CLKi周期，占空比为((n+1)/2)/((n-1)/2)的近似方波序列。
如果在操作过程中， GATE变为无效，则暂停减“1”计数过程，直到GATE再次有效，重新从初值n开始减“l”计数。
如果要求改变输出方波的速率，则CPU可在任何时候重新装入新的计数初值n，并从下一个计数操作周期开始改变输出方波的速率。
5.方式4：软件触发方式计数工作方式4被称作软件触发方式，其定时波形如图9.3.8所示。
进入工作方式4，OUTi输出高电平。
装入计数值n后，如果GATE为高电平，则立即开始减“1”计数，直到计数值减到“0”为止，OUTi输出宽度为一个CLKi周期的负脉冲。
由软件装入的计数值只有一次有效，如果要继续操作，必须重新置入计数初值n。
如果在操作的过程中，GATE变为无效，则停止减“1”计数，到GATE再次有效时，重新从初值开始减“1”计数。
显然，利用这种工作方式可以完成定时功能，定时时间从装入计数值n 开始，则OUTi输出负脉冲（表示定时时间到），其定时时间＝n×CLK周期。
这种工作方式也可完成计数功能，它要求计数的事件以脉冲的方式从CLKi输入，将计数次数作为计数初值装入后，由CLKi端输入的计数脉冲进行减“1”计数，直到计数值为“0”，由OUTt端输出负脉冲（表示计数次数到）。
当然也可利用OUTj向CFU发出中断请求。
因此工作方式4与工作方式0很相似，只是方式0在OUTi端输出正阶跃信号、方式4在OUTi端输出负脉冲信号。
6.方式5：硬件触发方式计数工作方式5被称为硬件触发方式，其定时波形如图9.3.9所示。
进入工作方式5， OUTi输出高电平，硬件触发信号由GATE端引入。
因此，开始时GATE应输入为0，装入计数初值n后，减“1”计数并不工作，一定要等到硬件触发信号由GATE端引入一个正阶跃信号，减“1”计数才会开始，待计数值计到“0”， OUTi将输出负脉冲，其宽度固定为一个CLKi 周期，表示定时时间到或计数次数到。