电子设计自动化(EDA)期末必考题目汇总

电子设计自动化期末必考题目汇总

1、EDA的英文拼写：electronic design automation

2、Eda的设计方法：两种一种为由底向上的设计方法即传统的设计方法，一种是自顶向下的设计方法即现代设计方法。

3、自顶向下分为三个阶段：系统设计、系统的综合优化、系统的实现

4、系统的设计流程主要包括：系统的功能分析、系统的结构设计、系统的描述、系统的功能仿真。

5、适配器：结构综合器，功能是将由综合器产生的网表文件配置与指定的目标器件中，使之产生最终的下载文件中。

6、FPGA芯片对应的是：sof文件，CPLD芯片对应的是pof文件

7、FPLD：现场可编程逻辑器件，FPGA：现场可编程门阵列，CPLD：复杂现场可编程逻辑阵列

8、可编程逻辑器件分为：ＦＰＧＡ和ＣＰＬＤ其中ＣＰＬＤ断电后不丢失。

９、基于乘积项的ＰＬＤ分为三部分：宏单元、ＰＩＡ、Ｉ／Ｏ控制板１０、ｑｕａｒｔｕｓ软件的波形文件名为．ｖｗｆ

１１、ＶＨＤＬ语言的特点：

（１）、ＶＨＤＬ是工业标准的文本格式语言。

（２）、具有强大的描述能力。

（３）、ＶＮＤＬ能同时支持方针和综合。

（４）、ＶＨＤＬ语言是并发执行的语句

（５）、ＶＨＤＬ支持结构化设计和ｔｏｐ－ｄｏｗｎ设计方法（６）、ＶＨＤＬ的描述与工艺无关

１２、ＳＴＤ－ｌｏｇｉｃ型数据能够在数字器件中实现的只有四种即“－”、“０”、“１”、“ｚ”但这并不表明其他５种值不存在，这９种值对于ＶＨＤＬ的行为仿真都有重要意义。

１３、用户自定义的数据类型：枚举类型、整数类型、数组类型（所有的值必须一样）、记录类型（值得类型可以不一样）、事件类型、实数类型。

１４、数据类型转换分为两种：类型转换函数方式、直接类型转１５、换方式常量说明语句所允许的设计单元有：实体，结构体、程序包、块、进程、子程序

１６信号与变量的区别：

（１）、赋值语句的不同，信号赋值用“《＝”而变量为“：＝”

（２）、通常变量的值可以给信号赋值但信号的值却不能给变量赋值

（３）、信号时全局量而变量是局部量

（４）、信号可以作为进程的敏感信号，而变量不可以作为进程的敏感信号

（５）、操作过程不同

１７、运算操作符分为：逻辑操作符、关系操作符、算术操作符、和并置操作符

１８、逻辑操作符左右两边的数据类型必须相同。

１９、ＶＮＤＬ语言基本结构：

库的调用

程序包的调用

实体说明

结构体

配置

２０、说明语句：用于对结构内部使用的信号、常量、数据类型、函数等进行定义。

２１、设计进程需要注意几个方面：

（１）、在进程中只能设置顺序语句

（２）、进程的激活必须由敏感信号表中定义的任一敏感信号的变化来启动

（３）、信号是多个进程间的通信线

（４）、进程是重要的建模工具

２２、过程和函数的区别：函数的返回值只是函数的本身，一次只能返回一个值。过程返回值在过程参数表中，一次可以返回多个值。

２３、重载函数：ＶＨＤＬ语言允许以相同的函数名定义的函数。

　重载过程：两个或两个以上有相同过程名而参数数量及数据类型却不完全相同的过程称为重载过程。

２４、ＶＨＤＬ程序设计常用的库：ＩＥＥＥ库，ＳＩＤ库，ＷＯＲＫ库。

２５、ＶＨＤＬ语言有三种描述方式：行为描述方式、数据流描述方式、结构描述方式。为了能够兼顾整个设计的功能、资源。性能几个方面因素通常混合使用这三种描述方式。

２６、时序逻辑电路控制信号还包括两个重要的信号：同步控制信号

（上面）和异步控制信号（下面）。２７、