数字逻辑习题

第一章

1.1 将下列二进制数转换为等值的十进制数和十六进制数。

（100010111 ）2 ；（1101101 ）2 ；（0.01011111 ） 2 ；（11.001 ）2 。

1.2 将下列十六进制数转换为等值的二进制数和十进制数。

（8C ）16 ；（3D.BE ）16 ；（8F .FF ）16 ；（10.00 ）16 。

1.3 将下列十进制数转换为等值的二进制数和十六进制数。

（37 ）10 ；（51 ）10 ；（25.25 ）10 ；（0.75 ）10 。

1.4 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。

（ 1 ）

（ 2 ）

（ 3 ）

（ 4 ）

（ 5 ）

1.5 将下列函数化为最小项表达式。

（ 1 ）

（ 2 ）

（ 3 ）

1.6 用卡诺图化简法将下列逻辑函数化为最简与或式。

（ 1 ）

（ 2 ）

（ 3 ）

（ 4 ）

（ 5 ），约束条件为

1.7 逻辑代数中三种最基本的逻辑运算是什么？

1.8 任意两个不同的最小项之积恒为。

1.9 逻辑变量A 、B 、C 的全部最小项之和恒为。

1.10 8421BCD 码（10001000 ）对应的余3 码为。

1.11 函数的最简与或式是。

; ;

; ;

1.12 的原函数。

; ;

1.13 以下的逻辑式中，正确的是。

则则

第二章

2.1 在逻辑电路中，以1 表示高电平，以0 表示低电平的逻辑关系称为逻辑。

2.2 用于实现基本逻辑运算的电子电路通称为。

2.3 要封锁一个或门（即输出恒为高电平），可将其中一个输入端接电平。

2.4 要封锁一个与门（即输出恒为低电平），可将其中一个输入端接电平。

2.5 三态输出门电路的三种输出状态是、和。

2.6 输出能实现线与（即输出端并联）的门电路有。

2.7 若将8 个三态门的输出端共用一条数据线，则在任何时刻应至少有个三态门的输出端处于高阻状态。

2.8 二极管门电路如下图所示，已知二极管、的导通压降为，当时，输出是。

2.9 在下列各TTL 门电路中，的是图。

a b c d

2.10 在下列各TTL 门电路中，输出可以线与（输出端并联）的是图。

2.11 在下列各电路中，不能正常工作的是图。

a b c d

2.12 下图所示的CMOS 逻辑门电路的输出表达式是。

2.13 假设下图所示逻辑门电路中各管均工作在开关状态，则输出表达式为。

2.14 写出下图(a) 所示电路输出Y 的表达式，并画出波形于图( b ) 中。

第三章

3.1在数字电路中，任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，这样的电路称为。

3.2 组合逻辑电路中，不包含存储信号的元件，它一般是由各种组合而成。

3.3 组成组合逻辑电路的是。

a .门电路；

b .触发器；

c .定时器555 ；

d .单稳态触发器

3.4 组合逻辑电路的输出状态决定于。

a .输入变量的组合

b . 输入变量和原来的输出状态的组合；

c .输入变量和原来的输出状态的与

d . 输入变量和原来的输出状态的或

3.5 电路如下图( a )( b ) 所示，试写出其逻辑表达式。

3.6 电路如下图所示，写出其逻辑表达式，列出真值表，说明其功能。

3.7 某双4 选1 数据选择器的功能如下表所示，接成的电路如下图所示。分析电路功能，写出输出逻辑函数的表达式，并用最小项之和的形式表示。

4 选1 数据选择器功能表

选通地址输出

1 ××0

0 0 0

0 0 1

0 1 0

0 1 1

3.8 已知输入为8421BCD 码，要求当输入小于5 时，输出为输入数加2 ，当输入大于等于5 时，输出为输入数加 6 。试用一片如下图所示的四位二进制加法器及与非门实现此电路。要求写出必要的设计过程，并出画逻辑图。（说明 A 0 ~A 3 为被加数，B 0 ~B 3 为加数，S 0 ~S 3 为和， C I 为低位进位， C O 为进位）

3.9 由3 线/ 8 线译码器组成的电路如下图所示，该电路实现何种逻辑功能？

3.10 某组合逻辑电路的输入ABC 和输出F 的波形如下图所示，试画出实现此逻辑关系的等效电路（要求电路尽量简单）。

3.11 用集成二进制译码器74LS138 和与非门实现下列逻辑函数，画出连线图。

（ 1 ）

（ 2 ）

3.13 试用双4 选1 数据选择器74LS153 设计一位全加器电路，画出连线图。

3.14 设计用3 个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。

第四章

4.1 、、和触发器中，有约束条件的是触发器。

4.2 触发器的特性方程是。

4.3 假设触发器的初态为0 ，下图电路在作用下端的波形是。

4.4 同步RS 触发器如下图所示。当时钟脉冲时，为使触发器的状态保持不变

，则两个输入端应为。

4.5 电路如下图所示，触发器次态的表达式是。

4.6 同步

触发器在

期间，当

的变化同时由

时，会出现状态不定的情况。

4.7 下图所示各电路中，能完成逻辑功能的电路是图。

4.8 若边沿JK 触发器的时钟脉冲CP 及输入端J 、K 的波形如下图所示，试画出输出端对

应的波形。（设触发器的初态为

）

4.9 写出下图 ( ) 所示各电路的次态函数（即），并在图 ( ) 中画出给定信号作用下

端对应的波形。（假定各触发器的初始状态均为 0 ）