匡宗武20199763多路智力抢答器课程设计1
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
原理： 在74ls279中，由于4回路中2回路置位端子为两个，所以使用其一 时，整理两个置位输入作为1个使用，或将另一个输入固定为“H”使 用。另外，作为稍微变化74LS279 的使用方法，也可将3组作为RS锁 存器使用，剩余的RS锁存器作为2输入NAND门电路使用，复位输入 例如①管脚固定为”L”时其输入为”H”，所以可构成将②和③作为输 入，输出为④的2输入NAND。其管脚图如图所示
匡宗武20199763多路智力抢答器课程设计 1
单击此处添加副标题内容
多路智力竞赛抢答器的设计
电子信息1班 匡宗武（20199763）
• 总体方案与原理说明 • 元件清单 • 主要芯片介绍 • 单元模块设计 • 总体电路原理图 • 参考文献
抢答按钮
主 体 电 路
主持人控制 电路
总体方案与原理说明
总框图
优先编码 电路
锁存器
译码电路
显示电路
控制电路
报警电路
扩
展
电 路
脉冲产生电 路
定时电路
译码电路
显示电路
• 主体电路：
完成基本抢答后，选手按动抢答键时，能显示 选手的编号，同时能封锁输入电路，禁止其他 选手抢答
• 扩展电路
完成定时抢答的功能！
元 件 清 单
序号 1 2 3 4 5 6 7
名称 七段译码器 十进制加减计数器 555定时器 优先编码器 单稳态触发器 RS锁存器 与非门
每个芯片有4个三输入端的与非门 每个芯片有6个非门 —— 100KΩ 15KΩ 10KΩ 68KΩ 1KΩ 510Ω 100uF 10uF 0.01uF —— —— —— —— ——
主要芯片介绍
1 优先编码器 74LS148 74LS148为8线－3线优先编码器，表2为其真值表，图8为其管脚图。
74LS148管脚
3 控制电路和报警电路
由555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 , 从而推动扬声器发声 控制电路包括时序和报警两个电路 ,如图所示。控制电路需具有以下 几个功能。 主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路 进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计时电路停止 工作; 抢答时间到 ,无人抢答 ,扬声器发声 ,抢答电路和计时电路停止工 作
8
与非门
9
反向器
10 三极管
11 电阻
12 电阻
13 电阻
ຫໍສະໝຸດ Baidu
14 电阻
15 电阻
16 电阻
17 电容
18 电容
20 电容
19 扬声器
19 开关
20 共阴极显示器
21 抢答按扭
22 发光二极管
型号 74LS48 74LS192 CB555 74HC148 74LS121 74LS279 74LS20
74LS03 74LS04 SDG130
单元模块设计
1 抢答器电路功能介绍 设计电路见图所示。电路选用优先编码器 74LS148 和
锁存器 74LS279来完成。该电路主要完成两个功能：一是 分辨出选手按键的先后，并锁存优先抢答者的编号，同时 译码显示电路显示编号（显示电路采用七段数字数码显示 管）；二是禁止其他选手按键，其按键操作无效。工作过 程：开关S置于"清除"端时，RS触发器的 R、S端均为0，4 个触发器输出置0，使74LS148的优先编码工作标志端（图 中5号端）＝0，使之处于工作状态。当开关S置于"开始"时， 抢答器处于等待工作状态，当有选手将抢答按键按下时 （如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图 中4端) =1,七段显示电路74LS48处于工作状态， 4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使 74LS148 优先编码工作标志端（图中5号端）＝1，处于禁 止状态，封锁其他按键的输入。当按键松开即按下时， 74LS148的 此时由于仍为CTR＝1，使优先编码工作标志端 为1，所以74LS148仍处于禁止状态，确保不会出二次按键 时输入信号，保证了抢答者的优先性。如有再次抢答需由 主持人将S开关重新置“清除”然后才可能进行。
ROHM ROHM ROHM ROHM ROHM ROHM 16CE470AX 16CE470AX 16CE470AX SP10 AZD1169
SB A694B
数量 3 2 2 1 1
1 1
1 1
1 1 2 9 2 2 3 1 2 1
1 1 3 8 2
备注 —— —— —— —— —— ——
每个芯片有4个两输入端的与非门
报警电路 时序控制电路
4 振荡电路
本系统需要产生三种频率的脉冲信号，一种是频率为1KHZ 的脉冲信号，用于声响电路；一种是频率为500KHZ的脉冲信号， 用于触发器的CP信号。第三中频率为1HZ信号用于计时电路。 以上电路可用555定时器组成，也可用石英晶体组成的振荡器经 过分频得到。
总 体 电 路 原 理 图
3 计数器74LS192 74LS192具有下述功能：
①异步清零：CR=1，Q3Q2Q1Q0=0000 ②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 ③保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 ④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 ⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 • 74LS192是双时钟方式的十进制可逆计数器。 • CPU为加计数时钟输入端，CPD为减计数时钟输入端。 • LD为预置输入控制端，异步预置。 • CR为复位输入端，高电平有效，异步清除。 • CO为进位输出：1001状态后负脉冲输出 • BO为借位输出：0000状态后负脉冲输出。
2019 [5] Nilsson, James William. Introduction to PSpice manual for Electric[M]. Circuits using orcad release 9.1. 北京： 科学出版社，2019. [6] 辛长平. 电工应用电路图说[M] .电子工业出版社，2019 [7] 谢自美. 电子线路设计·实验·测试[M] .（第三版）.华中科技大学出版社， 2000
参考文献
[1] 阎 石. 数字电子电路[M]. 北京：中央广播电视大学出版社, 1992 [2] 康华光. 电子技术基础（数字部分）[M]. (第五版) . 北京：高等教育
出版社 2000年 [3] 任为民. 数字电子电路学习和实验指导[M]. 北京：广播电视大学出
版社, 1992 [4] 赵雅兴. PSpice与电子器件模型[M]. 北京： 北京邮电大学出版社，
真值表
74LS148工作原理如下：
该编码器有8个信号输入端，3个二进制码输出端。此外，电路还 设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当 EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3 个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码 器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电 来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑 0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否 则为1。
从功能表不难看出，输入优先级别的次为7，6，……，0。输入有 效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的 输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如 5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010， 这就是优先编码器的工作原理
2 锁存器74LS279
由功能表可以看出，要使电路实现倒计时（减法）功能，应使 CR=0，PE非=1，CP+=1，CP-=CP。可用CR端接电平开关来控制计时器 的工作与否。声响显示电路需要在两种情况下做出反应：一种是当有 参赛者按下抢答开关时，相应电路的发光二极管亮，同时推动输出级 的蜂鸣器发出声响；第二种情况是当裁判员给出“请回答”指令后， 计时器开始倒计时，若回答问题时间到达限定的时间，蜂鸣器发出声 响。声响电路由两部分组成：一是由门电路组成的控制电路，二是三 极管驱动电路。门控电路主要由或门组成，它的两个输入，一个来自 抢答电路各触发器输出Q非的与非，他说明只要有一Q非为低电平， 就使该与非门输出为高电平通过或门电路驱动蜂鸣发生器；另一个来 自计时系统高位计数器的借位信号QB，它说明计时电路在30秒向29秒， 28秒，……2秒，1秒，0秒倒计时再向30秒转化时向高位借位时给出一 个负脉冲经反相器得到一个高电平。这个高电平信号也能使蜂鸣器发 声。
由功能表可知，在8个输入端均无低电平输入信号和只有输入0端 （优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入 条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝ 1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出； GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编 码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可 与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。
抢答器电路
2定时时间电路功能介绍
原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数 器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体 电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管 上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目 主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数 器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减 法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时， 停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出 低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
匡宗武20199763多路智力抢答器课程设计 1
单击此处添加副标题内容
多路智力竞赛抢答器的设计
电子信息1班 匡宗武（20199763）
• 总体方案与原理说明 • 元件清单 • 主要芯片介绍 • 单元模块设计 • 总体电路原理图 • 参考文献
抢答按钮
主 体 电 路
主持人控制 电路
总体方案与原理说明
总框图
优先编码 电路
锁存器
译码电路
显示电路
控制电路
报警电路
扩
展
电 路
脉冲产生电 路
定时电路
译码电路
显示电路
• 主体电路：
完成基本抢答后，选手按动抢答键时，能显示 选手的编号，同时能封锁输入电路，禁止其他 选手抢答
• 扩展电路
完成定时抢答的功能！
元 件 清 单
序号 1 2 3 4 5 6 7
名称 七段译码器 十进制加减计数器 555定时器 优先编码器 单稳态触发器 RS锁存器 与非门
每个芯片有4个三输入端的与非门 每个芯片有6个非门 —— 100KΩ 15KΩ 10KΩ 68KΩ 1KΩ 510Ω 100uF 10uF 0.01uF —— —— —— —— ——
主要芯片介绍
1 优先编码器 74LS148 74LS148为8线－3线优先编码器，表2为其真值表，图8为其管脚图。
74LS148管脚
3 控制电路和报警电路
由555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 , 从而推动扬声器发声 控制电路包括时序和报警两个电路 ,如图所示。控制电路需具有以下 几个功能。 主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路 进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计时电路停止 工作; 抢答时间到 ,无人抢答 ,扬声器发声 ,抢答电路和计时电路停止工 作
8
与非门
9
反向器
10 三极管
11 电阻
12 电阻
13 电阻
ຫໍສະໝຸດ Baidu
14 电阻
15 电阻
16 电阻
17 电容
18 电容
20 电容
19 扬声器
19 开关
20 共阴极显示器
21 抢答按扭
22 发光二极管
型号 74LS48 74LS192 CB555 74HC148 74LS121 74LS279 74LS20
74LS03 74LS04 SDG130
单元模块设计
1 抢答器电路功能介绍 设计电路见图所示。电路选用优先编码器 74LS148 和
锁存器 74LS279来完成。该电路主要完成两个功能：一是 分辨出选手按键的先后，并锁存优先抢答者的编号，同时 译码显示电路显示编号（显示电路采用七段数字数码显示 管）；二是禁止其他选手按键，其按键操作无效。工作过 程：开关S置于"清除"端时，RS触发器的 R、S端均为0，4 个触发器输出置0，使74LS148的优先编码工作标志端（图 中5号端）＝0，使之处于工作状态。当开关S置于"开始"时， 抢答器处于等待工作状态，当有选手将抢答按键按下时 （如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图 中4端) =1,七段显示电路74LS48处于工作状态， 4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使 74LS148 优先编码工作标志端（图中5号端）＝1，处于禁 止状态，封锁其他按键的输入。当按键松开即按下时， 74LS148的 此时由于仍为CTR＝1，使优先编码工作标志端 为1，所以74LS148仍处于禁止状态，确保不会出二次按键 时输入信号，保证了抢答者的优先性。如有再次抢答需由 主持人将S开关重新置“清除”然后才可能进行。
ROHM ROHM ROHM ROHM ROHM ROHM 16CE470AX 16CE470AX 16CE470AX SP10 AZD1169
SB A694B
数量 3 2 2 1 1
1 1
1 1
1 1 2 9 2 2 3 1 2 1
1 1 3 8 2
备注 —— —— —— —— —— ——
每个芯片有4个两输入端的与非门
报警电路 时序控制电路
4 振荡电路
本系统需要产生三种频率的脉冲信号，一种是频率为1KHZ 的脉冲信号，用于声响电路；一种是频率为500KHZ的脉冲信号， 用于触发器的CP信号。第三中频率为1HZ信号用于计时电路。 以上电路可用555定时器组成，也可用石英晶体组成的振荡器经 过分频得到。
总 体 电 路 原 理 图
3 计数器74LS192 74LS192具有下述功能：
①异步清零：CR=1，Q3Q2Q1Q0=0000 ②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 ③保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 ④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 ⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 • 74LS192是双时钟方式的十进制可逆计数器。 • CPU为加计数时钟输入端，CPD为减计数时钟输入端。 • LD为预置输入控制端，异步预置。 • CR为复位输入端，高电平有效，异步清除。 • CO为进位输出：1001状态后负脉冲输出 • BO为借位输出：0000状态后负脉冲输出。
2019 [5] Nilsson, James William. Introduction to PSpice manual for Electric[M]. Circuits using orcad release 9.1. 北京： 科学出版社，2019. [6] 辛长平. 电工应用电路图说[M] .电子工业出版社，2019 [7] 谢自美. 电子线路设计·实验·测试[M] .（第三版）.华中科技大学出版社， 2000
参考文献
[1] 阎 石. 数字电子电路[M]. 北京：中央广播电视大学出版社, 1992 [2] 康华光. 电子技术基础（数字部分）[M]. (第五版) . 北京：高等教育
出版社 2000年 [3] 任为民. 数字电子电路学习和实验指导[M]. 北京：广播电视大学出
版社, 1992 [4] 赵雅兴. PSpice与电子器件模型[M]. 北京： 北京邮电大学出版社，
真值表
74LS148工作原理如下：
该编码器有8个信号输入端，3个二进制码输出端。此外，电路还 设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当 EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3 个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码 器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电 来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑 0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否 则为1。
从功能表不难看出，输入优先级别的次为7，6，……，0。输入有 效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的 输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如 5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010， 这就是优先编码器的工作原理
2 锁存器74LS279
由功能表可以看出，要使电路实现倒计时（减法）功能，应使 CR=0，PE非=1，CP+=1，CP-=CP。可用CR端接电平开关来控制计时器 的工作与否。声响显示电路需要在两种情况下做出反应：一种是当有 参赛者按下抢答开关时，相应电路的发光二极管亮，同时推动输出级 的蜂鸣器发出声响；第二种情况是当裁判员给出“请回答”指令后， 计时器开始倒计时，若回答问题时间到达限定的时间，蜂鸣器发出声 响。声响电路由两部分组成：一是由门电路组成的控制电路，二是三 极管驱动电路。门控电路主要由或门组成，它的两个输入，一个来自 抢答电路各触发器输出Q非的与非，他说明只要有一Q非为低电平， 就使该与非门输出为高电平通过或门电路驱动蜂鸣发生器；另一个来 自计时系统高位计数器的借位信号QB，它说明计时电路在30秒向29秒， 28秒，……2秒，1秒，0秒倒计时再向30秒转化时向高位借位时给出一 个负脉冲经反相器得到一个高电平。这个高电平信号也能使蜂鸣器发 声。
由功能表可知，在8个输入端均无低电平输入信号和只有输入0端 （优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入 条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝ 1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出； GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编 码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可 与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。
抢答器电路
2定时时间电路功能介绍
原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数 器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体 电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管 上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目 主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数 器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减 法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时， 停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出 低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。