单稳态触发器 (2)
74hc123
双可重触发单稳态触发器（有清除端） 简要说明： 123 为两个可以重触发的单稳态触发器，共有 54/74123 和 54/74LS123 两种线路结 构型式，其主要电特性的典型值如下： 型号 CT54123/CT74123 CT54LS123/CT74LS123 输出脉冲宽度 45ns->∞ 116ns->∞ PD 230mW 60mW
动态特性（TA＝25℃） 参数【4】 tPLH tPHL tPLH tPHL tPLH tPHL tWQ A－>Q A－>/Q B－>Q B－>/Q CLR－>Q CLR－>/Q A,B－>Q Vcc=5V CL=15pF RL=400Ω (‘LS123 为 2KΩ) Cext=0 Rext=5kΩ 测试条件 ‘123 最小 最大 33 40 28 36 40 27 65 Cext=1000pF Rext=10kΩ 2.76 3.37 4 ‘LS123 最小 最大 33 45 44 56 45 27 200 5 单位 ns ns ns ns μs
VI=5.5V（ ‘LS123 为 7V） ‘LS123 为 2.7V） VIH=2.4V（
Vcc=最大
VIL=0.4V
Vcc=最大【2】 静态 Vcc=最大时钟【3】 触发
-10
-40 66ห้องสมุดไป่ตู้
【1】 ：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。 【2】 ：若在Q测VOH，/Q测VOL，Q测IOS时： ‘123 的Cext接地；LS123 的Rext/Cext接地，B和CLR接VIH，A接 2V到 0V的脉冲电压。 若在/Q 测 VOH、Q 测 VOL、/Q 测 IOS 时： ‘123 的 Cext 开路 【3】 ：测‘123 时：Cext=0.02μF,Rext=25kΩ。静态：所有 A 和 CLR 接 2.4V,所有 B 接地。 触发态：所有 B 和 CLR 接 2.4V,所有 B 接地。 测‘LS123 时：所有 A、B、CLR 接 4.5V，时钟瞬时接地后接 4.5V。
单稳态触发器
单稳态触发器特点：电路有一个稳态、一个暂稳态。
在外来触发信号作用下，电路由稳态翻转到暂稳态。
暂稳态不能长久保持，由于电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态。
暂稳态的持续时间取决于RC电路的参数值。
单稳态触发器的这些特点被广泛地应用于脉冲波形的变换与延时中。
一、门电路组成的微分型单稳态触发器1. 电路组成及工作原理微分型单稳态触发器可由与非门或或非门电路构成，如下图。
与基本RS触发器不同,(a)由与非门构成的微分型单稳态触发器 (b)由或非门构成的微分型单稳态触发图6.7微分型单稳态触发器构成单稳态触发器的两个逻辑门是由RC耦合的，由于RC电路为微分电路的形式，故称为微分型单稳态触发器。
下面以CMOS或非门构成的单稳态触发器为例，来说明它的工作原理。
⑴ 没有触发信号时，电路处于一种稳态没有触发信号时，为低电平。
由于门输入端经电阻R接至，因此为低电平; 的两个输入均为0，故输出为高电平，电容两端的电压接近0V，这是电路的“稳态”。
在触发信号到来之前，电路一直处于这个状态：, 。
⑵ 外加触发信号，电路由稳态翻转到暂稳态当时，的输出由1 0，经电容C耦合，使,于是的输出v02 =1, 的高电平接至门的输入端，从而再次瞬间导致如下反馈过程：这样导通截至在瞬间完成。
此时，即使触发信号撤除（），由于的作用，仍维持低电平。
然而，电路的这种状态是不能长久保持的，故称之为暂稳态。
暂稳态时，，。
⑶ 电容充电，电路由暂稳态自动返回至稳态在暂稳态期间，电源经电阻R和门的导通工作管对电容C充电，随着充电时间的增加增加，升高，使时，电路发生下述正反馈过程（设此时触发器脉冲已消失）：迅速截止，很快导通，电路从暂稳态返回稳态。
, 。
暂稳态结束后，电容将通过电阻R放电，使C上的电压恢复到稳定状态时的初始值。
在整个过程中，电路各点工作波形如图6.8所示。
图6.8 微分型单稳态触发器各点工作波形2. 主要参数的计算(1) 输出脉冲宽度暂稳态的维持时间即输出脉冲宽度，可根据的波形进行计算。
数电填空选择 背诵
一、填空题3、TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其它输入端并接 ）。
4、TTL 三态门的三种可能的输出状态分别是（ 高电平 ）、（ 低电平 ）和（ 高阻 ）。
5、门电路输入端个数称为门的（ 扇入 ）系数，门电路带同类门数量的多少称为门的（ 扇出 ）系数。
7、具有两个稳定状态，能够存储1位二值信息的基本单元称为（ 触发器 ）。
8、触发器具有（ 2 ）个稳定状态，它可记录（ 1 ）位二进制代码。
若要存储8位二进制信息需要（ 8 ）个触发器。
9、时序电路一般由（存储电路）和（ 组合电路 ）两部分组成。
10、有一个容量为256*4位的RAM ，该RAM 有（ 1024 ）个基本存储单元，有（ 8 ）个地址线，每次访问（ 4 ）个基本存储单元。
11、四位二进制编码器有（ 16 ）个输入端，（ 4 ）个输出端。
12、逻辑变量的异或表达式为：（ A B+A B ）。
1、门电路通常由半导体 二极管 和 三极管 等构成，且它们通常工作于 导通 和 截止 两种工作状态。
2、逻辑代数又叫布尔代数，有三种基本逻辑运算分别是 或运算 、 与运算 和 非运算 。
3、任何一个逻辑函数均可以用 逻辑表达式 、 真值表 、 卡诺图 和 逻辑图 四种方法表示。
4、DAC 可以实现 数模 的转换。
6、能将输入的1个数据根据需要传送到多个端口之一的电路称为（ 数据分配器 ）。
7、集成电路74ALS08属于 （ 先进的低功耗肖特基TTL 电路 ）8、循环码有两个显著特点，其一是 相邻性 ，其二是 循环性 。
9、RS 型为电平触发的触发器。
1、 随着 计数脉冲 的输入可做递增又可做递减计数的计数器称为可逆计数器。
4、时序电路中一定含有（ 触发器 ）1.EPROM 是指（ 可擦可编程只读存储器 ）。
2、同步十进制计数器循环一个周期需要CP 数是10。
2、 将1024×4位的RAM 扩展为8192×8位的RAM ，需用（ 16 ）片1024×4位的RAM ，还需要一片3线-8线译码器。
集成单稳态触发器
9.4.2 集成单稳态触发器集成单稳态触发器既有TTL 型集成电路，如74121、74122等，也有CMOS 型集成电路，如CC14528、CC4098等。
同时，根据器件工作特性的不同，集成单稳态触发器又可分为不可重复触发型和可重复触发型两类。
★ 不可重复触发型的单稳态触发器，指其输出一旦被触发，进入暂稳态期间，如果再有新的触发信号输入，也不会影响电路的工作过程，必须等暂稳态结束，电路重新进入稳态后，电路才能接受新的触发信号，出现下一次暂稳态。
★ 可重复触发型的单稳态触发器则不同，在电路暂稳态期间，如果再有新的触发信号输入，电路将被重新出发，使得输出暂稳态时间延长，以新的触发信号为起点，再维持一个脉冲宽度的时间。
这两种类型的单稳态触发器的工作波形如图9.4.3所示。
图9.4.3 不可重复触发型和可重复触发型的单稳态触发器的工作波形（a ）不可重复触发型 （b ）可重复触发型一．不可重复触发型单稳态触发器74121/541211. 逻辑符号和管脚分析74121和54121是典型的不可重复触发型单稳态触发器，两者主要在使用温度、外接电阻大小和使用电源范围等方面有差异，其芯片封装图和逻辑符号相同，如图9.4.4所示。
图9.4.4 不可重复触发型单稳态触发器74121/54121（a ）芯片封装图 （b ）逻辑符号W t★ 由图9.4.4（a ）可知：74121和54121都是DIP （双列直插）14管脚的芯片，其中，14、7管脚为电源端，2、8、12、13管脚为空管脚（标注 ），没有任何功能。
剩余8个管脚均为功能端。
★ 图9.4.4（b ）为74121/54121的逻辑符号，其上标注了8个功能端的使用特点。
◆ 2个输出端状态互补，电路正常工作，出现输入激励信号时，两端同时输出暂稳态，且电平相反。
◆ 6个输入端中， 是逻辑信号输入端。
其中：是低有效的触发信号输入端，是高有效的触发信号输入端，三者经过相应逻辑运算，形成后级单稳态触发单元的输入激励信号，用表示，即（表达式中， 的含义，它是指低有效的触发信号 的非形式。
(完整版)电子技术复习题及参考答案
中南大学网络教育课程考试复习题及参考答案电子技术一、填空题：1。
在本征半导体中掺入微量三价元素形成型半导体，掺入微量五价元素形成型半导体。
2。
晶体管工作在截止区时，发射结向偏置，集电结向偏置。
3.硅稳压管的工作为 _ 区。
4。
为了避免50Hz电网电压的干扰进入放大器，应选用滤波电路。
5。
已知输入信号的频率为10kHz~12kHz，为了防止干扰信号的混入，应选用滤波电路。
6.为了获得输入电压中的低频信号，应选用滤波电路.7.为了稳定静态工作点，应引入负反馈.8.为了稳定放大倍数,应引入负反馈。
9.为了使放大电路的输出电阻增大应引入负反馈;深度负反馈的条件是。
10。
为了减小放大电路的输入电阻，应引入负反馈。
11.为了减小放大电路的输出电阻，应引入负反馈。
12.当集成运放组成运算电路时中，运放一般工作在状态。
13.在运放组成的电压比较器中，运放一般工作在或状态.14.在图1所示电路中，调整管为，采样电路由组成，基准电压电路由组成，比较放大电路由组成.图115。
在整流电路的输入电压相等的情况下，半波与桥式两种整流电路中，输出电压平均值最低的是整流电路.16。
直流电源由、、和四部分组成。
17。
串联型稳压电路由、、和四部分组成。
18.欲将方波电压转换成三角波电压，应选用运算电路。
19。
NPN型共集电极放大电路中的输出电压顶部被削平时，电路产生的是失真;乙类功放电路的主要缺点是输出有失真。
20. 比例运算电路的比例系数大于1，而比例运算电路的比例系数小于零。
21.正弦波自激振荡的幅值平衡条件为，相位平衡条件为。
22。
存储器按功能不同可分为存储器和存储器；23.RAM按存储单元结构特点又可分为和。
24.半导体存储器的结构主要包含三个部分，分别是、、。
25。
某存储器容量为8K×8位，则它的地址代码应取位。
26。
将Intel2114（1K*4位）RAM扩展成为8K*4位的存储器，需要Intel2114芯片数是 ,需要增加的地址线是条。
数字电路基础考试题9答案
A 卷一．选择题（18）1．以下式子中不正确的是（ C ） a ．1•A ＝A b ．A ＋A=Ac ．B A B A +=+d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．O C 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
单稳态触发器
第I阶段:
P2+被按下时，输出 由0－>1，123不会被 触发；此时192的清零 有效，将实现清零
此处P2+ 是指手时， 输出由1－>0， 123被触发，输 出暂态1，使 192CD为1；同 时192的清零无 效，开始计数
第I阶段:
P2+被按下时，输出 由0－>1，123不会被 触发；此时192的清零 有效，将实现清零
单稳态触发器
没有触发脉冲时，触发器输出端可以保 持的状态，就是稳态
单稳态触发器只有一个稳态；在触发脉 冲作用下，单稳态触发器由稳态翻转到 暂态；暂态保持一段时间后，将自动变 回稳态。
暂态维持的时间就是单稳态触发器的输 出脉宽
一、实验目的
掌握单稳态触发器的功能和相关概念 掌握单稳态触发器输出脉宽的计算方法
器；如果用10Hz方波作为计数脉冲，则192计数的值就是以 0.1秒为单位的时间。两片192可以计时到9.9秒，大于123的输 出脉宽
若让192的计数从123暂态起始时开始，暂态结束时停止并保 持供读数，则可用来对123的暂态时间进行测试
整个过程应当是
192清零－>123暂态开始，192开始计数－>123暂态结束，192保持计
触发器 1
触发器 2
A门 B门
C门
需要嘀嘟声的音源，即首先要产生2种不同频率的声音。可 采用161对10kHz分频，在161的Q3~Q0得到4种不同频率的方 波。
选取Q1为嘀音源（频率为10/4=2.5kHz)，Q2为嘟音源(频率 为10/8=1.25kHZ)
对方波可以采用逻辑门来控制是否输出，即门控；如采用 与(非)门，则开门信号为1，方波通过，关门信号为0，方 波不能通过。
10.3 单稳态触发器
当放至U A U TH 后， U O H , 返回稳态；
2. 电压波形
tre
3. 性能参数计算
U (0) U ( ) U ( TW ) U ( )
Tw ( R RO )C ln
U OH U OL ( R RO )C ln U TH U OL 1.1( R RO )C
10.3 单稳态触发器
特点： ①有一个稳态和一个暂稳态。 ②在外界触发信号作用下，能从稳态→暂稳 态，维持一段时间后自动返回稳态。 ③暂稳态维持的时间长短仅取决于电路本身 的参数。
一. TTL积分型单稳态触发器 Nhomakorabea1.工作原理
当输入一个正触发信号：
稳态时：U I 0,U O H ,U O1 H ,U A H；
0 VDD RC ln 0.5VDD VDD RC ln 2 0.69 RC
恢复时间tre及分辨时间td: RON：G1门输出 高电平时的输出 电阻
tre (3 ~ 5)( R // rD1 RON )C (3 ~ 5) RON C td tw tre
三. TTL集成单稳态触发器74121
充电至U I 2 U TH 时, U I 2 又引起正反馈 U I 2 U O U O1 电路迅速返回稳态 O 0, U O1 VDD , C放电至没有电压， U 恢复稳态。
2. 电压波形
3. 性能参数计算
t w RC ln
V( 0 ) V( ) V( t ) V( )
tTR：触发脉冲的脉冲宽度
二. CMOS微分型单稳态触发器
1.工作原理
单稳态触发器
单稳态触发器(双击自动滚屏)我们知道，因为触发器有两个稳定的状态，即0和1，所以触发器也被称为双稳态电路。
与双稳态电路不同，单稳态触发器只有一个稳定的状态。
这个稳定状态要么是0，要么是1。
单稳态触发器的工作特点是：(1)在没有受到外界触发脉冲作用的情况下，单稳态触发器保持在稳态；（2）在受到外界触发脉冲作用的情况下，单稳态触发器翻转，进入“暂稳态”。
假设稳态为0，则暂稳态为1。
（3）经过一段时间，单稳态触发器从暂稳态返回稳态。
单稳态触发器在暂稳态停留的时间仅仅取决于电路本身的参数。
微分型单稳态触发器[图6.3.1]包含阻容元件构成的微分电路。
因为CMOS门电路的输入电阻很高，所以其输入端可以认为开路。
电容和电阻构成一个时间常数很小的微分电路，它能将较宽的矩形触发脉冲变成较窄的尖触发脉冲。
稳态时，等于0，等于0，等于，等于0，等于，电容两端的电压等于0。
触发脉冲到达时，大于，大于，等于0，等于0，等于，电容开始充电，电路进入暂稳态。
当电容两端的电压上升到时，即上升到时，等于0，电路退出暂稳态，电路的输出恢复到稳态。
显然，输出脉冲宽度等于暂稳态持续时间。
电路退出暂稳态时，已经回到0（这是电容和电阻构成的微分电路决定的），所以等于，等于，电容通过输入端的保护电路迅速放电。
当下降到时，电路内部也恢复到稳态。
图6.3.1 微分型单稳态触发器图6.3.5 积分型单稳态触发器积分型单稳态触发器[图6.3.5]包含阻容元件构成的积分电路。
稳态时，等于0，、和等于。
触发脉冲到达时，等于，等于，仍等于，等于，电容开始通过电阻放电，电路进入暂稳态。
当电容两端的电压下降到时，即下降到时，等于，电路退出暂稳态，电容的放电过程要持续到触发脉冲消失。
回到后，又变成，电容转为充电。
当上升到后，电路内部也恢复到稳态。
图6.3.8 集成单稳态触发器74121的逻辑图在普通微分型单稳态触发器的基础上增加一个输入控制电路和一个输出缓冲电路就可以构成集成单稳态触发器[图6.3.8]。
555定时器的应用与原理介绍
555定时器的应用与原理介绍555定时器介绍：555 定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。
555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。
它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。
它提供两个基准电压VCC /3 和2VCC /3图8-1 555定时器内部方框图<555定时器内部结构图>555电路的工作原理555电路的内部电路方框图如图8-1所示。
它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。
A1和A2的输出端控制RS触发器状态和放电管开关状态。
当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
是复位端，当其为0时，555输出低电平。
平时该端开路或接VCC。
Vc是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。
阎石《数字电子技术基础》(第5版)(章节题库 触发器)【圣才出品】
第5章 触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。
A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时，Q＝1、Q'＝O。
在SD＝1；当S＝0，R＝1时，Q＝0，Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．4级移位寄存器，现态为0111，经右移一位后其次态为（）。
A．0011或1011B．1111或1110C．1011或1110D．0011或1111【答案】B【解析】实际上移位可以看做小数点做移动，右移相当于小数点右移，应该是前三位为111，最后一位不确定，在阎石教科书中所举的例子从左到右是低位到高位进行的变换。
3．用n个触发器构成计数器，可得到的最大计数长度为（）。
A．nB．2nC．n3D．2n【答案】D【解析】每个触发器可以计数为0或1两个不同的状态，这些状态彼此独立，最大计数长度为2n。
4.设计一“00001111”串行序列发生器，最少需要触发器个数是（）A．4个B．3个C．5个D．8个【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
5．图5-1所示电路是（）。
A．无稳态触发器B．单稳态触发器C ．双稳态触发器D ．多谐振荡器图5-1【答案】B【解析】首先该电路有输入端，一定不会是多谐振荡器。
若以555定时器的V I2端作为触发信号的输入端，并将由T D 和R 组成的反相器输出电压v OD 接至V I1端，同时在V I1对地接入电容C ，则构成单稳态触发器。
6．为将D 触发器转换为T 触发器，图5-2所示电路的虚线框内应是（ ）。
A ．或非门B ．与非门C ．异或门D ．同或门图5-2【答案】D【解析】由T 触发器和D 触发器的触发方程可得：Q n ＋1＝D ；Q n ＋1＝T ’Q n ＋TQ n ’，需要令输入D ＝T ’Q n ＋TQ n ’，与Q n ’作同或运算，与Q n 作异或运算。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单稳态触发器
概述
单稳态触发器（Monostable Multivibrator），又称单谐振
触发器或单稳态多谐振器，是一种基本的数字电路元件。
它在输入触发信号的边沿出现时，会在一定的时间间隔内产生一个输出脉冲。
单稳态触发器有广泛的应用，特别是在数字电路中的计算机系统、通信系统和控制系统中，扮演着重要的角色。
工作原理
单稳态触发器由一个RS触发器加上一个RC电路组成。
当输入端的触发信号进行边沿触发时，RS触发器的状态发生改变，导致输出信号产生脉冲。
而RC电路则决定了脉冲的宽度。
触发信号在上升沿或下降沿时，通过一个比较器来将信号
转换为高电平或低电平。
触发信号的上升沿或下降沿引起比较器输出瞬时反转，导致RS触发器的状态发生改变。
RS触发
器的状态改变会导致输出脉冲的产生。
在输出脉冲的持续时间方面，RC电路起到了关键的作用。
RC电路由一个电阻和一个电容组成，当输入端的触发信号引
起RS触发器状态改变时，电容开始充电，通过选择合适的电阻和电容值，可以控制电容充电的时间，从而控制输出脉冲的持续时间。
应用
单稳态触发器在数字电路中有着广泛的应用。
常见的应用
包括： 1. 脉冲生成器：单稳态触发器能够生成一定宽度的脉
冲信号，可以用于时序控制和时序检测。
2. 边沿检测器：单
稳态触发器可以检测输入信号的边沿，用于时序检测。
3. 延
时器：通过调整RC电路的参数，可以实现不同的延时效果，在单片机、微控制器等系统中常用于延时应用。
4. 脉宽测量器：利用单稳态触发器的特性，可以对输入信号的脉冲宽度进行测量。
优点和缺点
单稳态触发器具有以下优点： - 可靠性高：由于是基于硅
片制造的集成电路，因此具有高可靠性和稳定性。
- 可控性强：通过调整RC电路的参数，可以灵活控制输出脉冲的宽度和时间间隔。
- 适用范围广：可以应用于不同的数字电路设计中，满足不同的需求。
然而，单稳态触发器也存在一些缺点： - 成本较高：由于是集成电路，制造工艺复杂，因此成本相对较高。
- 可靠性受限：虽然具有高可靠性，但如果触发信号出现异常或干扰，可能会导致输出脉冲的不稳定。
总结
单稳态触发器是数字电路中常见的基本元件，具有广泛的应用。
通过RS触发器和RC电路的组合，能够实现输入触发信号产生输出脉冲的功能，并通过调整RC电路的参数，灵活控制输出脉冲的宽度和时间间隔。
然而，需要注意的是，单稳态触发器在设计和应用过程中需要考虑到触发信号的稳定性和输入干扰的影响，以确保输出脉冲的稳定和可靠性。