计算机组成原理：3.6 运算器ALU组成与实例

3.6.1、运算器的基本结构
5、内部总线
运算器内部各逻辑部件之间广泛采用总 线连接。这与计算机系统内的系统总线 不同，它们只是CPU的内部数据通路， 故称为内部总线
单总线结构运算器 双总线结构运算器 三总线结构运算器
3.6.1、运算器的基本结构
5、内部总线
单总线结构运算器
操作速度慢控 制简单
操作速度快控 制复杂
总线 1 总线 2
3.6.1、运算器的基本结构
5、内部总线
三种总线结构的对比
数量代价
数量性能
3.6.2、运算器组成实例
带多路选择器的运算器 带锁存器的运算器
实例1: 带多路选择器的运算器
全0判断 实质是 4选1 可以完成加减乘除四则 运算的并行定点运算器 具有双向移 位功能
了解运算器的基本结构、浮点运算器的
实现
3.6、运算器组织
运算器的设计思想
围绕ALU与寄存器及数据总线之间 怎样传送操作数和运算结果
运算器的部件组成
算术/逻辑运算单元ALU 通用寄存器组 多路开关/锁存器 移位器 内部总线
3.6.1、运算器的基本结构
运算器的构成
寄存器组 移位器 R0 Rn-1 移位器
地址
4
多路选择器 4
4
DB 多路选择器 4
状态、G、P Cn+4 控制信息
ALU 4
Cn
4
移位器
4
乘商寄存器 MQ
4
4
D0
3.6.4、浮点运算器
浮点运算器
阶 码 部 件
E1
E2
AC
MQ
DR 尾 数 部 件

E

数据
总线
3.6.4、浮点运算器
尾数运算部件寄存器的使用
运算 加 减 乘
乘积或商 与余数则 存放在 ACMQ 乘商寄存 器MQ： 在乘法时 存放乘数， 除法时存 放商
寄存器组 单 总 线 A B ALU 通用 寄存器 特殊 寄存器
3.6.1、运算器的基本结构
5、内部总线
双总线结构运算器
总线 1 寄存器组 缓 通用 寄存器 特殊 寄存器百度文库
ALU
冲 器
总线 2
3.6.1、运算器的基本结构
5、内部总线
三总线结构运算器
总线 3 寄存器组 ALU 通用 寄存器 特殊 寄存器 总线旁路器
16位字长 两级先进进位
3选1
4选1
实例2: 带锁存器的运算器
记录“进位”、 “溢出”、“零” 和“负”等状态 标志
双操作数指令， 暂存第 1个操作数 暂存ALU 计算出 来的结果数据 来自存储器或外 部设备的数据
3.6.3、位片式运算器
AMD2900(4位/片)
D1 A DA 4
地址
RAM
4
B
第三章 运算与运算器
3.1 基本运算 3.2 定点补码加/减法运算（掌握） 3.3 定点乘法运算（掌握） 3.4 定点除法运算 3.5 浮点运算（了解思想） 3.6 运算器组织与实例（略）
计算机组成原理
Slide 1
第 3.6 节 运算器组织
3.6、运算器组织
知识点
运算器的基本结构
浮点运算器
重点
小结：浮点数的运算与实现
浮点数的加减法运算
求阶差，对阶（小阶向大阶对齐） 尾数加减运算 结果规格化，舍入问题
浮点数的乘除法运算
乘法：阶码相加，尾数相乘，结果规格化判溢出 除法：调整尾数，阶码相减，尾数相除
浮点数运算的实现
软件实现 硬件实现：定点数与浮点数共享运算部件
谢 谢 ！
2018年2月10日
寄存器关系 ACAC+DR ACAC - DR ACMQDRMQ ACMQAC / DR
除
数据寄存 器 DR ： 用来存放 被乘数或 除数
3.6.4、浮点运算器
浮点运算器：定点和浮点组合
AC MQ DR
阶码
尾数
E
3.6.4、浮点运算器
浮点协处理器80287
作为80286的“协 作伙伴”一起执行
3.6.1、运算器的基本结构
2、通用寄存器
主要存放操作数和运算中间结果，多采 用通用寄存器组以减少对主存访问次数， 提高运算速度，操作灵活方便
寄存器组用小存储器代替也是一种方案， 其集成度高，但每次只能有一个输入或 输出；若采用双端口存储器可在一定程 度上弥补不足
3.6.1、运算器的基本结构
3、多路开关/锁存器
怎样向ALU提供操作数？
采用多路选择器，在控制信号的作用
下，将多个输入信息按需要定时选通， 送到ALU中去处理
在ALU输入端加一级锁存器；用以暂
存数据
3.6.1、运算器的基本结构
4、移位器
实质是一个多路开关，利用输出逻辑对 ALU的加工结果作进一步辅助操作，如 直传不移位、左移、右移、字节交换等
+1
ALU
M S0~S3
M S0~S3
+1
ALU
寄存器组 R0
多路选择器 R0 Rn-1
多路选择器 R0 Rn-1
锁存器
锁存器
Rn-1
内部总线
(a)带多路选择器
(b)带输入锁存器
3.6.1、运算器的基本结构
1、算术/逻辑运算单元ALU
ALU的核心：并行加法器及运算函数逻 辑，可实现多种算术运算与逻辑运算 SN74181和SN74182就是ALU的代表 乘法、除法 运算单元！