实验九-可逆计数器的功能测试及应用电路
数字电路实验指导书
实验一集成逻辑门电路逻辑功能的测试一、实验目的1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。
二、实验器材1．数字逻辑实验箱DSB-3 1台2. 万用表 1只3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干三、实验说明1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。
2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。
3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。
4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。
四、实验内容和步骤1．测试74LS04六非门的逻辑功能将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。
表1-1 74LS04逻辑功能测试表2．测试74LS00四2输入端与非门逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。
3．测试74LS55 二路四输入与或非门逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。
（表中仅列出供抽验逻辑功能用的部分数据）4．测试74LS86四异或门逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。
五、实验报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。
2．小结实验心得体会。
3．回答思考题若测试74LS55的全部数据，所列测试表应有多少种输入取值组合？实验二集成逻辑门电路的参数测试一、实验目的1．掌握TTL和CMOS与非门主要参数的意义及测试方法。
数字电路全部实验
数字电子技术实验报告实验一门电路逻辑功能及测试 (1)实验二数据选择器与应用 (4)实验三触发器及其应用 (8)实验四计数器及其应用 (11)实验五数码管显示控制电路设计 (17)实验六交通信号控制电路 (19)实验七汽车尾灯电路设计 (25)班级：08030801学号：2008301787 2008301949姓名：纪敏于潇实验一 门电路逻辑功能及测试一、实验目的：1.加深了解TTL 逻辑门电路的参数意义。
2.掌握各种TTL 门电路的逻辑功能。
3.掌握验证逻辑门电路功能的方法。
4.掌握空闲输入端的处理方法。
二、实验设备：THD —4数字电路实验箱，数字双踪示波器，函数信号发射器， 74LS00二输入端四与非门，导线若干。
三、实验步骤及内容： 1.测试门电路逻辑功能。
选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平用与非门实现与逻辑、或逻辑和异或逻辑。
用74LS00实现与逻辑。
用74LS00实现或逻辑。
用74LS00实现异或逻辑。
2.按实验要求画出逻辑图，记录实验结果。
3.实验数据与结果将74LS00二输入端输入信号分别设为信号A 、B用74LS00实现与逻辑 1A B A B =∙ 逻辑电路如下：12374LS00AN45674LS00ANA BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：1、 用74LS00实现或逻辑11A B A B A B +=∙=∙∙∙逻辑电路如下12374LS00AN45674LS00AN910874LS00ANcU1A BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：2、 用74LS00实现异或逻辑 A B AB BA AB BA ABB ABA ⊕=+=∙=∙逻辑电路如下：A 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：实验二数据选择器及其应用一、实验目的1.通过实验的方法学习数据选择器的电路结构和特点。
数电实验之计数器
计数器一实验目的1、掌握中规模集成计数器的逻辑功能及使用方法。
2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。
二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。
根据计数的增减趋势分，又分为加法、减法和可逆计数器。
另外，还有可预置数和可编程功能的计数器等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。
如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。
例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。
74192功能见表表19.1*表中符号和引脚符号的对应关系：CR = CLR—清零端；LD= LOAD—置数端（装载端）CP U = UP—加计数脉冲输入端CP D = DOWN—减计数脉冲输入端CO——非同步进位输出端（低电平有效）BO——非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A—计数器数据输入端Q D Q C Q B Q A—计数器数据输出端根据功能表我们可以设计一个特殊的12进制的计数器，且无0数。
如图19.1所示：当计数器计到13时，通过与非门产生一个复位信号，使第二片74LS192（时十位）直接置成0000，而第一片74LS192计时的个位直接置成0001；从而实现了1——12的计数。
(三)可逆计数器.
时序逻辑电路的分析方法
时序逻辑电路分类(仿真演示) 新授：计数器 同步二进制：加法、减法、可逆 异步二进制：加法、减法、可逆 集成二进制计数器 注意学习每一种电路的连接规律 集成电路的学习：学会读功能表
5.2 计数器 (Counter)
5.2.1 计数器的特点和分类
一、计数器的功能及应用 1. 功能： 对时钟脉冲 CP 计数。 2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。
CR CPU CPD
BO
74193
CO LD
D1 Q1 Q0 CPD CPU Q2 Q3 地 CR LD 1 0 0 0 1 0 1 0 1 CPU CPD D3 D2 D1D0 d3 d 2 d1 d0 1 1 1 1
D0 D1 D2 D3 Q3n+1 Q2n+1 Q1n+1 Q0n+1
d2 d 1 d0
d3
d2
d1
d0
加 法 计 数 减 法 计 数 保 持
2) 74193(双时钟)
VCC D0 CR BO CO LD D2 D3
16 15 14 13 12 11 10 9
Q0 Q1 Q2 Q3
74193
1 2 3 4 5 6 7 8
CP0= CP CP1= Q0 CP2= Q1 B = Q2n Q1n Q0n
计数规律
加法计数
T 触发器的触发沿
上升沿 CPi = Qi-1 下降沿 CPi = Qi-1
减法计数
CPi = Qi-1
CPi = Qi-1
(三) 集成二进制异步计数器 74197、74LS197 VCC CR Q3 D3 D1 Q1 CP0
基本RS触发器逻辑功能测试
基本RS触发器逻辑功能测试实训九基本R-S触发器功能测试⼀、实训⽬的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试⽅法；3．通过实训熟悉异步输⼊信号RD、SD、RD、SD的作⽤；4．通过实训掌握基本RS触发器的典型应⽤；⼆、实训原理基本RS触发器是由两个与⾮门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的⼀个组成部分。
当R D＝S D＝1时，两个与⾮门的⼯作都尤如⾮门，Q接⾄与⾮门G2的输⼊，使G2输出为Q；Q接⾄与⾮门G1的输⼊，使G1的输出为Q。
从⽽使触发器维持输出状态不变。
三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱⼀只；SR8（或其它型号）双踪⽰波器⼀只；直流稳压电源⼀台；74LS00 ⼆输⼊四与⾮门 1⽚。
四、实训内容和步骤1．两个TTL与⾮门⾸尾相接构成的基本R-S触发器的电路如图7-2-1所⽰逻辑电路。
图 9-1 基本R-S触发器功能测试2．按表9-1所⽰的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填⼊表9-1中表9-13．Sd4．Sd端接⾼电平，Rd端加脉冲。
5．令Sd=Rd，在 Sd端加脉冲。
6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。
从中总结基本R-S触发器的Q 端的状态改变和输⼊端的关系。
五、实训思考题试根据基本R-S触发器给定的输⼊信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束⽅程，并说明哪个是复位端、哪个是置位端六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；⼿动施加0、1输⼊电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；⽤双踪⽰波器观察输出波形时，要注意选择⼀个较为合适的输⼊信号的频率。
实训⼗. 计数器的功能测试⼀、实训⽬的1．掌握计数器的⼯作原理；2．通过实训熟悉计数器的功能特点和典型应⽤；3．通过实训掌握如何利⽤现有集成计数器来构成N进制计数器的⽅法。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
可逆计数器的设计
EDA设计基础实验课程论文题目可逆计数器的设计学院电子工程学院专业班级通信081班学生姓名王力宏指导教师大力会2013年6月12日摘要本设计介绍了Verilog-HDL语言在可逆计数器的具体应用,给出了仿真波形并下载到FPGA开发板上实际验证。
说明了实现电子电路的自动化设计(EDA)过程和EDA技术在现代数字系统中的重要地位及作用.关键词：Verilog-HDL EDA FPGA开发板仿真AbstractThis design describes the Verilog-HDL language in reversible counter the specific application, the simulation waveforms downloaded to the FPGA development board and the actual verification. Illustrates the realization of electronic circuit design automation (EDA) process and EDA technology in the modern digital systems in an important position and role. Keywords: State Machine Verilog-HDL EDA FPGA development board Simulation目录摘要 (I)Abstract (I)第1章绪论 (2)1.1 概述 (2)1.1.2 EDA的发展趋势 (2)1.2 硬件描述语言 (3)1.3 FPGA介绍 (4)第2章可逆计数器设计的基本理论 (6)2.1 设计原理 (6)2.2 电路设计系统仿真 (6)2.2.1 编辑文件 (6)2.3.2 创建工程 (6)2.3.2 仿真 (7)第3章系统的仿真结果 (9)3.1 编译成功 (9)3.2 波形图 (10)3.3 原理图 (11)第4章心得体会 (12)结论 (13)参考文献 (14)附录1 (15)致谢 (17)第1章绪论1.1 概述EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
实验九-可逆计数器的功能测试及应用电路
实验九可逆计数器的功能测试及应用电路实验目的:（1）掌握可逆计数器74LS191、74LS191、74LS192、74LS193的逻辑功能及使用方法。
（2）熟悉可逆计数器实现任意进制的数码倒计时电路的工作原理。
实验仪器与器件：实验箱一个;双踪示波器一台；稳压电源一台；函数发生器一台.74LS191、74LS191、74LS191或74HC48、74LS00和74LS04。
实验内容：1测试74LS190和74LS191的逻辑功能，并用数码管显示，验证是否与表2—9—4一致,分别画出各单元的电路图，写出各自的状态实验原理：单时钟74LS191二进制同步加/减计数器的功能表如下：表2-9—4 单时钟74LS191二进制同步加/减计数器的功能表单时钟74LS191二进制同步加/减计数器是十进制的，其他功能与74LS191一样。
它的有效状态为0000~1001。
实验电路：如图所示是减计数时当计数器的状态变为0时的电路状态：RCO=0，MAX/=1；MIN实验现象与结果:该结果是当CTEN =0，D L =1，D U /=1时，A B C D Q Q Q Q 的 波形图;该结果是当CTEN =0,D L =1,D U /=1时， RCO 与MIN MAX /的波形图需要说明的是:当CTEN=DL=1时，电路保持原来的状态。
2测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否与表2-9—3及2—9—5一致。
画出测试电路图。
实验原理：双时钟74LS192同步十进制可逆计数器的功能表如下表所示，74LS192是十进制计数器。
表2—9—3双时钟74LS192同步十进制可逆计数器的功能表输入输出工作状态U CP UPDCPDOWNCLRDLDCBAABCDQQQQUTCDTC＊＊H H *＊*＊0000 H H 异步清零＊* L L 1001 1001 H H 异步置数H ↑L H ＊＊*＊1001→0001→0000HHHL减法计数↑H L H ＊＊** 0000→1000→1001HLHH加法计数双时钟74LS193二进制同步加/减法计数器的功能表如下表所示，74LS193是一个十六进制的计数器。
可逆计数器
可逆计数器可逆计数器是一种双向计数器，可以进行递增计数，也可以进行递减计数，根据计数控制信号的不同，在时钟脉冲的作用下，计数器可以进行加1或减1的操作。
下面描述的是一个位宽为4的可逆计数器，即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。
rst为同步复位信号，当rst = 1时，dout = 4’b0000；当load = 1时，输入信号din通过dout 输出；若add_en = 1时，计数器在每个时钟上升沿实现加1的操作，即实现加法计数功能；若add_en = 0时，计数器在每个时钟上升沿实现减1的操作，即实现减法计数功能。
其verilog HDL 设计代码如下：1.module counter_i(clk, rst, load, add_en, din, dout);2. input clk, rst, load, add_en;3. input [3:0] din;4. output [3:0] dout;5. reg [3:0] dout;6.7. always @(posedge clk)8. begin9.if(rst == 1'b1)10. dout <= 4'b0000;11.else if(load == 1'b1)12. dout <= din;13.else if(add_en == 1'b1)14. begin15.if(dout == 4'b1111) //如果dout为15时，则输出清零；16. dout <= 4'b0000;17.else18. dout <= dout + 1'b1;19. end20.else21. begin22.if(dout == 4'b0000) //递减计数器计数到dout = 4'b0000时，则置位为4'b111123. dout <= 4'b1111;24.else25. dout <= dout - 1'b1;26. end27. end28.endmodule测试文件为：1.`timescale 1ns/1ps2.module counter_i_tb;3. reg clk, load, rst, add_en;4. reg [3:0] din;5. wire [3:0] dout;6.7. always8. begin9. #10 clk = ~clk;10. end11.12. initial13. begin14. clk = 1'b0;15. rst = 1'b0; load = 1'b0; add_en = 1'b0; din = 4'b0000;16. #10 rst = 1'b1; din = 4'b1001;17. #20 rst = 1'b0; load = 1'b1; din = 4'b1001;18. #100 rst = 1'b1; load = 1'b0;19. #10 rst = 1'b0; add_en = 1'b1;20. #40 add_en = 1'b0;21. end22. counter_i U1(.clk(clk), .rst(rst), .load(load), .add_en(add_en), .din(din), .dout(dout));23.endmodule在Modelsim中仿真得到波形图如下：。
可逆计数器的工作原理
可逆计数器是一种电子计数器，它可以对输入的脉冲信号进行计数，并且可以正向和反向计数。
下面将详细介绍可逆计数器的工作原理。
一、可逆计数器的组成可逆计数器主要由以下几个部分组成：输入接口：用于接收外部的脉冲信号。
计数器：用于对输入的脉冲信号进行计数。
控制电路：用于控制计数器的正向和反向计数。
输出接口：用于输出计数值。
二、可逆计数器的工作原理输入接口输入接口的作用是接收外部的脉冲信号。
当外部的脉冲信号输入到输入接口时，计数器开始进行计数。
计数器计数器是可逆计数器的核心部件，它会对输入的脉冲信号进行计数。
在每个脉冲信号的上升沿或下降沿时，计数器会进行一次计数。
当计数器的计数值达到预设值时，输出接口会输出相应的信号。
控制电路控制电路的作用是控制计数器的正向和反向计数。
当控制电路接收到正向计数的指令时，计数器会从0开始进行正向计数；当控制电路接收到反向计数的指令时，计数器会从预设值开始进行反向计数。
输出接口输出接口的作用是输出计数值。
当计数器的计数值达到预设值时，输出接口会输出相应的信号。
三、可逆计数器的应用可逆计数器在许多领域都有广泛的应用，例如：工业自动化：在工业自动化领域中，可逆计数器可以用于对生产过程中的各种参数进行监测和记录，例如温度、压力、流量等。
通过可逆计数器，可以实现对这些参数的精确测量和控制。
电子测量：在电子测量领域中，可逆计数器可以用于对各种电信号进行测量和记录，例如电压、电流、频率等。
通过可逆计数器，可以实现对这些电信号的精确测量和分析。
医疗设备：在医疗设备领域中，可逆计数器可以用于对各种生理参数进行监测和记录，例如心率、血压、呼吸频率等。
通过可逆计数器，可以实现对这些生理参数的精确监测和分析。
交通运输：在交通运输领域中，可逆计数器可以用于对车辆的速度、里程等进行监测和记录。
通过可逆计数器，可以实现对车辆的运行状态和运行轨迹的精确监测和分析。
智能家居：在智能家居领域中，可逆计数器可以用于对各种家电的运行状态进行监测和记录。
数字逻辑电路实验指导书.
数字逻辑电路实验指导书2013年6月前言数字逻辑电路是计算机科学与技术及相关专业的一门专业基础课，是一门重点课程。
在计算机硬件的各个领域中均会用到数字逻辑的有关知识。
本实验课程的主要目的是使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练。
本实验指导书的内容主要包括门电路逻辑功能及测试、组合逻辑电路的分析与设计、译码器、选择器、触发器、计数器、时序逻辑电路的分析与设计等的综合实验。
实验的重点是通过实验认识并验证各种集成芯片工作原理及其相关注意事项；实验的难点也在于用所学知识设计综合性实验。
数字逻辑电路实验作为计算机各专业数字逻辑课程的一个重要环节。
在这一环接中，数字逻辑侧重讨论各种集成芯片，学会设计简单的电路。
因此，它的先修课程是计算机基础、离散数学、大学物理、模拟电子线路等。
本实验指导书以素质教育为目标，力求使学生通过实验加深对基础知识的理解，同时强化实际的动手能力，切实做到理论与实际应用相结合。
本书中所涉及的实验都是以启东市东疆计算机有限公司生产的DJ-SD型数字逻辑实验箱为模板进行讲解，由于编者水平有限，书中难免存在纰漏之处，恳请各位同仁赐教。
实验须知数字逻辑电路实验课程是一门专业基础课，具有很强的实践性，是数字逻辑电路教学中必不可少的环节。
使学生通过实验手段掌握各种集成电路及其设计，同时训练学生一定的实验动手能力，也使学生系统科学地受到分析问题和解决问题的训练，为后续专业课的学习打下坚实的基础。
在实验的过程中需要注意一下两点问题：一、实验要求：1．做好课前的预习准备工作。
为了能够保证实验的顺利进行，且提高实验效率，实验前必须做好充分的预习，仔细阅读将要做的实验内容，复习相关理论知识，明确实验目的和要求，熟悉实验要用到的芯片功能及各引脚的作用，熟悉实验原理、实验步骤和实验注意事项，对思考题、实验的结果和可能出现的问题进行分析和预估，并将相应的预习结果记录下来，以备使用。
可逆计数器的工作原理
可逆计数器的工作原理可逆计数器是一种能够在输入信号的作用下，按照一定的规则完成从零到最大值再到零的循环计数的数字电路。
其主要特点是能够根据输入信号的反向操作，逆向计数并在达到最小值后再逆转方向重新计数。
本文将详细介绍可逆计数器的工作原理、结构和应用。
一、可逆计数器的工作原理可逆计数器通常由触发器、门电路和控制电路等组成。
其工作原理可分为两个方面：顺向计数和逆向计数。
1. 顺向计数当外部输入触发信号时，可逆计数器开始进行顺向计数，数字从0开始逐渐增加，直到达到最大值。
这一过程的实现依赖于触发器和门电路的组合，触发器用于存储并输出计数值，门电路控制计数值的递增。
当达到最大值时，顺向计数状态将结束。
2. 逆向计数当再次输入触发信号时，可逆计数器将根据逆向计数控制电路的指令，开始逆向计数。
数字逐渐减小，直到回到起始值。
逆向计数的实现同样依赖于触发器和门电路的组合，但是其逻辑条件与顺向计数相反。
当逆向计数达到最小值时，逆向计数状态将结束。
可逆计数器在顺向计数和逆向计数两个过程中，都能够根据外部输入信号的不同操作进行相应的计数操作，从而实现完整的循环计数功能。
二、可逆计数器的结构1. 触发器可逆计数器中的触发器通常采用D触发器或JK触发器，用于存储当前的计数数值，并在接收到控制信号时更新输出。
2. 门电路门电路主要用于控制计数值的递增和递减，其类型包括与门、或门、非门等，根据计数器的具体需求和设计选择合适的门电路。
3. 计数控制电路计数控制电路用于接收外部输入信号，并根据信号的不同操作控制触发器和门电路的工作状态。
以上三个组成部分共同构成了可逆计数器的结构，实现了可逆计数器的顺向计数和逆向计数功能。
三、可逆计数器的应用1. 工业计数器可逆计数器常用于工业控制系统中，例如用于轻工业生产线上产品的计数、故障检测、工件的计数等。
2. 计时器可逆计数器可以用于实现通用计时器，例如厨房计时器、运动计时器等，同时具备正向和逆向计数的功能。
可逆计数器的工作原理
可逆计数器的工作原理可逆计数器是一种能够在正向和反向两个方向进行计数的计数器。
它能够接收外部信号，根据信号的变化在计数器中进行相应的计数，同时也可以在需要时将计数器的计数值进行逆向操作。
可逆计数器在数字电子技术领域有着广泛的应用，比如在工控系统、通信系统、计算机系统等领域均有着重要的作用。
本文将对可逆计数器的工作原理进行详细的介绍。
可逆计数器一般由计数器部分和控制部分组成。
计数器部分通常由多个触发器构成，每个触发器都能存储一个二进制位。
而控制部分则负责对触发器进行合适的控制，使得计数器按照一定的规则进行计数和逆向计数。
可逆计数器能够在两个方向进行计数的关键在于其计数规则的灵活性。
在正向计数时，控制部分会将信号传递给每个触发器，使得触发器按照二进制码的规律进行递增；而在反向计数时，控制部分会相应地改变信号的传递路径，使得触发器按照递减的规律进行计数。
可逆计数器的工作原理可以从以下几个方面来介绍：可逆计数器需要有适当的控制逻辑，来实现正向和反向计数的切换。
一般来说，计数器会有一个控制信号，用于选择计数的方向。
当该控制信号为高电平时，计数器进行正向计数；当该控制信号为低电平时，计数器进行反向计数。
可逆计数器中的触发器需要能够实现逆向计数的功能。
通常，这需要借助一些逻辑电路来实现触发器状态的切换。
在正向计数时，通过适当的逻辑电路保持触发器状态的递增；而在反向计数时，逻辑电路则使得触发器状态按照递减的规律进行改变。
可逆计数器需要考虑到计数器的复位和加载功能。
复位功能可以让计数器在需要时重新初始化为初始状态，而加载功能则可以实现在特定的计数值进行载入。
这些功能的实现需要考虑到控制信号的生成和触发器状态的控制。
可逆计数器的工作原理是基于适当的控制逻辑和逻辑电路的设计，能够实现正向和反向两个方向的计数，并且具有复位和加载等功能。
通过合理的组织和控制触发器的状态，实现了可逆计数器的灵活计数。
这种能够在正向和反向两个方向进行计数的特性，使得可逆计数器在数字电子技术领域有着广泛的应用前景。
实验9、计数译码显示电路
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
可逆计数器
当加法计数到最大数时，进位CO=H，再 来一个时钟，计数器返0，同时CO=L，CO出 现一个宽度等于时钟周期高电平的脉冲。而进 位输出端 RCO 则输出一个较窄的低电平，其上 升沿正好出现在应产生进位的时刻，所以 RCO 常用于多位计数器串行级联时的进位信号；如 果采用并行CP控制，即好几片计数器的时钟接 在一起，RCO应接到后一级的 CTEN 端。
对于74LS193（2/16进制）：
CO = QDQCQBQA CP+
当减法计数达到[0000]时，在下一个CP-的 上升沿来到时，该计数器应给出借位脉冲，可 由下式确定。
对于74LS192（2/10进制）和74LS193（2/16 进制）：
BO = QDQCQBQA CP−
多片74LS192级联使用时，低位片的RC和Rb 可分别作为高位片的CP+和CP-。这种扩展方式， 片间是异步工作的，所以多片级联时计数速度要 下降。
减法计数的态序是：
15→14→13→12→11→10→9→8→7→6→5→4 →3→2→1→0→15
4.进位和借位 当加法计数达到最大数时，下一个CP+上升
沿来到时，该位计数器应返回[0000]，同时给出 一个进位脉冲，该进位脉冲也应处于上升沿。
对于74LS192（2/10进制）：
CO = QDQA CP+
L×
× × ABCD ABCD
HL
L
× × × × 加计数
HL
H
× × × × 减计数
HH
× × ××××
保持
1.计数功能 当 CTEN = L时，CP的上升沿来到时，计数器计
数。当 D=/LU时加计数；当 D=/HU时减计数。
可编程可逆计数器电路的逻辑设计与功能验证
．
Ｑ ７～Ｑ ０共 用 这八 位数 据 线 。
结构 如 图 ２ 这 种 结 构 是 比较 经典 的计 数 器计 算 单 ，
元， 也是各 种 其它 计数 器 的基 础 ， 电路 中应用相 当 在
广泛 ， 多其 它 的计数 器 单元 ， 是在这种 基本结 构 许 都
上发 展而 来 的 ， 原 理 上 也 与 这 种最 基 本 的结 构 相 在 同， 掌握 了这 种结 构 的原 理 ， 于设 计其 它结构 的计 对 数器 有很 大 的帮 助 。
成： 计数 器计算 电路 逻辑 、 位 输 出 电路 逻 辑 、 位 进 八
在八位 锁存 器 电路逻辑 中 ：Ｅ为锁存 器使 能控 Ｌ
制端 ， 电平 有 效 ， Ｌ 高 当 Ｅ＝１时 ， 锁存 器可 以从 Ｑ ７一
Ｑ ０正常输 出从 计 数 器计 算 电路 Ｄ ７～Ｄ ０输 出 的八
锁存器 电路逻 辑 。在计数 器 计算 电路 逻辑 中 ： Ｐ为 Ｃ
单 元 。计 算 出来 的 二 位 数 结 果 再通 过 与 Ａ ， 其 ０ Ａ１ 中的一 种组 合进 行 逻 辑 与 之 后 再 输 出 ， 就形 成 了可
编程的 Ｄ ７～Ｄ Ｏ输 出 ， ０， Ｉ其 中 的一 种 组 合 可 以 Ａ Ａ 分别 实 现二 位 ， 四位 ， 位 ， 位 四种 不 同种 类 的计 六 八
信号 。
准数 据输 出为 八 位 ， Ｄ 即 ７一Ｄ 。 另外 计 数 器 计 算 Ｏ
电路 还输 出 中间控制 数据 ， 于控制进 位输 出电路 。 用 其 电路逻辑 功 能框 图 ， 图 １ 示 。 如 所
２ 电路原 理及 功 能 介 绍
可 编程 可逆计 数器 电路 主要 由三 大部 分逻辑 组
M进制可逆计数器的设计、仿真及实验
课题三模M的十进制加/减可逆计数器设计、仿真与实验学习目标：熟悉常用MSI集成计数器的功能和应用，掌握利用集成计数器构成任意进制计数器的一般设计方法；学会利用EDA软件（Proteus）对模M的可逆计数器电路进行仿真；掌握可逆计数器电路的安装及调试方法。
一、任务与要求设计具有手控和自动方式实现模M的十进制加/减可逆计数功能的电路，利用数码管显示计数器的值。
掌握用“反馈清零法”和“反馈置数法”构成任意进制计数器的设计方法；用Proteus软件仿真；实验测试电路的逻辑功能。
具体要求如下：（1）手控方式模M的十进制加/减可逆计数器。
即控制端E=1时，进行模M的加法计数；控制端E=0时，进行模M的减法计数；（2）自动方式模M的十进制加/减可逆计数器。
即加法计数到最大值时，自动进行减法计数；减法计数到最小值时，自动进行加法计数。
（3）M可为2位数或3位数，集成计数器采用74LS192。
（4）写出设计步骤，画出设计的逻辑电路图。
（5）对设计的电路进行仿真、修改，使仿真结果达到设计要求。
（6）安装并测试电路的逻辑功能。
二、课题分析及设计思路（1）手控方式模M的十进制加/减可逆计数器的设计思路以M=125为例，即125进制加/减可逆计数器。
分析以上设计任务与要求，设计思路如下：第一步：将三片74LS192进行级联，用“反馈清零法”设计一个125进制加法计数器，反馈清零信号取自计数器的输出端Q0 ~Q3；第二步：将三片74LS192进行级联，用“反馈置数法”设计一个125进制减法计数器，反馈置数信号取自计数器最高位的借位端TCD。
第三步：将上述加、减计数器电路结合起来，即初步构成一个加/减125进制可逆计数器。
余下的问题就是在加/减可逆计数条件下，如何切换计数器最低位的计数脉冲输入端CP D、CP U的信号。
经过分析，它们应实现如下功能：这一功能通过一片数据选择器即可实现。
整个可逆计数器电路（不包括数字显示部分）的设计框图如下：图1 手控可逆计数器电路的设计框图（2）自动方式模M 的十进制加/减可逆计数器的设计思路仍以M=125为例进行分析和设计。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
可编程逻辑器件的应用实验
实验一Quartus II 8.0软件使用简介（基础性实验）一实验目的1、了解利用Quartus II 8.0 软件开发数字电路的基本流程以及掌握Quartus II软件的详细操作。
2、了解使用VHDL语言和原理图设计进行HDL描述的实现方法。
3、掌握Quartus II 8.0 软件开发数字电路的基本设计思路，软件环境参数配置，时序仿真，管脚分配，并且利用JTAG接口进行下载的常规设计流程。
4、掌握使用SIGNALTAP II进行硬件采样的具体过程。
二实验前的准备1、将红色的MODUL_SEL拨码开关组合的1、2、8拨上，3、4、5、6、7拨下，使数码管显示当前模式为：C1.2、检查JTAG TO USB转换接口和USB连接线的连接，并且将JTAG线连接到核心板上的JTAG接口（核心板的第二个十针的插口）处。
三实验要求学习使用Quartus II 8.0软件，掌握VHDL文本描述和原理图描述的RTL级描述方法，掌握硬件设计方案下载到FPGA芯片的方法，掌握嵌入式逻辑分析仪分析硬件信号的方法。
四实验内容1、建立MUX41A的工程，利用VHDL语言设计多功能计数器的程序文件，并对其进行编辑，保存，综合。
给出各语句的作用的说明。
2、给出VHDL设计方案的时序仿真波形，根据波形详细描述设计的功能特点。
3、锁定锁定好引脚，并进行硬件下载测试。
4、使用SIGNALTAP II 对此4选1多路选择器进行实时测试。
5、将实验过程和实验结果的测试详细过程写进实验报告。
实验二多功能计数器的设计一实验目的1、熟悉利用Quartus II 8.0 软件开发数字电路的基本流程以及熟悉Quartus II软件的操作。
2、了解使用VHDL语言和原理图设计进行HDL描述的实现方法。
3、掌握多功能计数器设计的基本设计思路，软件环境参数配置，时序仿真，管脚分配，并且利用JTAG接口进行下载的常规设计流程。
4、掌握使用SIGNALTAP II进行硬件采样的具体过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验九可逆计数器的功能测试及应用电路
实验目的：
（1）掌握可逆计数器74LS191、74LS191、74LS192、74LS193的逻辑功能及使用方法。
（2）熟悉可逆计数器实现任意进制的数码倒计时电路的工作原理。
实验仪器与器件：
实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS191、74LS191、74LS191或74HC48、74LS00和74LS04。
实验内容：
1测试74LS190和74LS191的逻辑功能，并用数码管显示，验证是否与表2-9-4一致，分别画出各单元的电路图，写出各自的状态
实验原理：单时钟74LS191二进制同步加/减计数器的功能表如下：
表2-9-4 单时钟74LS191二进制同步加/减计数器的功能表
单时钟74LS191二进制同步加/减计数器是十进制的，其他功能与74LS191一样。
它的有效状态为0000~1001.
实验电路：
如图所示是减计数时当计数器的状态变为0时的电路状态：RCO=0，MAX/=1；
MIN
实验现象与结果：
该结果是当CTEN =0，D L =1，D U /=1时，A B C D Q Q Q Q 的 波形图；
该结果是当CTEN =0，D L =1，D U /=1时， RCO 与MIN MAX /的波形图
需要说明的是：当CTEN=
D
L=1时，电路保持原来的状态。
2测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否与表2-9-3及2-9-5一致。
画出测试电路图。
实验原理：
双时钟74LS192同步十进制可逆计数器的功能表如下表所示，74LS192是十进制计数器。
表2-9-3双时钟74LS192同步十进制可逆计数器的功能表
输入输出工作
状态
U CP UP
D
CP
DOW
N
CLR
D
L
DCBA
A
B
C
D
Q
Q
Q
Q
U
TC
D
TC
＊＊H H ＊＊＊＊0000 H H 异步
清零＊＊L L 1001 1001 H H 异步
置数
H ↑L H ＊＊＊＊1001→
0001→
0000H
H
H
L
减法
计数
↑H L H ＊＊＊＊0000→
1000→
1001H
L
H
H
加法
计数
双时钟74LS193二进制同步加/减法计数器的功能表如下表所示，74LS193是一个十六进制的计数器。
U CP UP D CP DOW
N CLR D L DCBA
A B C D Q Q Q Q U TC D TC
工作状态
＊ ＊ H H ＊＊＊＊ 0000 H H 异步清零 ＊ ＊ L L 1001 1001 H H 异步置数 H ↑ L H ＊＊＊＊ 1111→0001→0000 H H H L 减法计数 ↑
H
L
H
＊＊＊＊
0000→0001→1111
H L
H H 加法计数
74LS193和74LS193除了一个是十进制，一个是十六进制以外，其他功能一模一样。
实验电路：
实验现象： 当U CP =1， D CP 接CP 脉冲时且 CLR=0、D L =1时，此时为减法计数， A B C D Q Q Q Q 波形图如下：
当U CP =1， D CP 接CP 脉冲时且 CLR=0、D L =1时，此时为减法计数， U TC 与D TC 的波形图如下：
当D CP =1，U CP 接CP 脉冲时且 CLR=0、D L =1时，此时为加法计数，
A B C D Q Q Q Q 波形图如下：
当D CP =1， U CP 接CP 脉冲时且 CLR=0、D L =1时，此时为加法计数， U TC
与
TC的波形图如下：
D
3用74LS190或74LS191设计一个可预置60S倒计时的电路，参考电路如图2-9-4所示。
U/置为1，实现减法计数。
由于74LS190是十进制的计数器，实验原理：将D
所以将两片74LS190级联，即将低位片的RCO接到高位片的CLK端，就可实现低于100的任意加减法计数器。
本题的具体实现方法如下：级联后，将高位片的数据端置为0110，低位片的数据端置为0000；将两片74LS190的RCO端通过一个或门后与一个开关再通过一个与门接到
L端，所实现的功能是：当两片
D
74LS190的计数状态都减到0000时，RCO均为0，此时让两片74LS190置数为60，或者当开关闭合时，也让两片74LS190置数为60。
实验电路：
电路说明：为了简化电路，所以使用自带有译码功能的数码管。
实验现象与结果：
当开关闭合时，
L=0，数码管显示60，再将开关断开时，开始减法计数，有效
D
状态为60~0,如此，便实现了一个倒计时电路。