第9章控制单元的组成原理2014

B总线
单总线结构机器
A总线
IRi PCi ARi RW Xi DRi R0i R3i
+
A L U
X
IR
PC AR
M
DR
R0 R1 R2 R3
Yi
G
Y
IRo PCo ARo DRo R0o R3o
B总线
单总线结构机器
A总线
IR PC AR RW X DR R0 R3
+
A L U
操 作 控 制 器
X IR PC AR M DR R0 R1 R2 R3
C2
M D R
图9-2 一个简单的数据通路
C11 C12 C9 C10 PC IR C3 AC
C4
C5
C6 C7
C8
C1 M A R
C0
C4
ALU
标志 …
控制 信号
…
CU
…
时钟
控制信号
对于图9-2所示的数据通路结构，CU需发出下面的微操作控制 信号来完成取指令工作。 (1)打开PC各位与MAR各位之间的门C0。 （2）一个开门信号以允许MAR的内容送到地址总线上—C1。 （3）一个存储器的读控制信号送到控制总线上--CR。 （4）一个允许数据总线上的内容被存入MDR的开门信号C2 。 （5）对PC内容加1，并返存PC控制信号-C10。 （6）打开MDR和IR之间门的控制信号C3。 CU是CPU中的最主要的组成部分，后面将讨论CU的组成和设 计。
②寄存的组织（16位）R0～R7-可编程寄存器，SR-源操作数 寄存器，Z、Y-暂存器（指令执行过程暂存数据），PC-程序 计数器，MAR-存储器地址寄存器，MDR-存储器缓冲寄存器 ，IR-指令寄存器。 ③控制单元（CU）输入有指令译码器和时序，输出为微操作 控制信号，引向各个控制点。 2）主存储器 按字编址，字长16位，容量64KW。接收CU送来的RD/WR， 存储器完成操作后为CPU回答MOC信号。 3）总线 总线由16位数据线，16位地址线和若干位控制线组成。不仅 CPU与主存之间交换信息要通过总线，而且CPU内部信息传 送也要通过总线完成。图中←表示信息传送方向。
3．操作类型 双操作数运算指令 操作码 名称 0001 加法 0010 减法 0011 逻辑乘 单操作数运算指令 操作码 名称 0100 加1 0101 减1 0110 求补
汇编符号 ADD SUB AND
汇编符号 INC DEC NEG
操作
操作
转移类指令：
无条件转移：
0111
M
R
不用
条件转移：
1000
C9 PC
C10 IR
C3
C1
C0~13 、 ALUop
C5、C1、C2、C3，得到EA
ADD @X的控制－执行
C13 M D R C2 C5 M A R C12 ACC C6 C0 clk CU C4 flag C7 ALU ALUop C8 C11 C9 PC C10 IR C3
C1
C0~13 、 ALUop
Y
Y
-
周期T1
取指
PC→AR M→DR DR→IR
译码测试
PCo,G,ARi RW=R DRo,G,IRi
周期T2
CPU周期
周期T3
周期T4
执行
R2→Y R0→X R0+R2→R0
R2o,G,Yi R0o,G,Xi +, G, R0i
9.2.2 指令系统
1．指令格式 指令系统采用定长指令格式，字长16位，格式如下： 15 12 11 9 8 6 5 3 2 0 OP MS RS MD RD 其中OP为操作码，4位，可定义16种操作，M为寻址方式，MS 为源操作数寻址方式，MD为目的操作数寻址方式，RS为源操作 数寄存器，RD为目的操作数寄存器。MS、RS配合可确定源操作 数，MD、RD配合可确定目的操作数。 2．寻址方式 其中自增型双间址是指寄存器的内容不是操作数的地址，而 是操作数地址的地址，同内容相加作 为操作数的地址。
（4）变扯寻址，先以PC现行值为地址从存储器单元 取得位移量X，再与RS的内容相加，以相对结果为地址 取出操作数送入源操作数寄存器 SR 。此外， PC+1 ，准 备好下一条指令地址。在这个流程中因为要两次访问 存储器，所以周期要延迟一次。 通过指令流程，将能了解各种寻址方式的实现过程。 取目的操作数周期：需要取目的操作数的指令进入此 周期。取目的操作数与取源操作数相似，只是将其送 入LA。 执行周期：所有指令都要进入本周期，根据指令操作 码决定进行什么操作。 通过指令流程的分析可以看出，指令流程受机器结构 、指令功能和寻址方式等因素约束，不能任意编造， 它是指令在机器内部执行的过程的反映。
地址总线 MAR MDR 数据总线
...
Rn-1 Y A B
R0
ALU
SR Z 单 总 线 C P U 结 构
2．各类信息的传送路径 指令的执行基本上可以归为信息的传送即控制流（或指令流）和数据流 二大信息流。 （1）指令 M→MDR→BUS→IR （2）地址 1）指令地址：PC→BUS→MAR 2）数据地址：操作数地址与转移地址根据不同寻址方式的要求决定。如 为寄存的间接寻址。则将指定寄存器的内容(R)→BUS→MAR。 3）数据 寄存器→寄存器：经总线直接传送 寄存器→存储器：Ri→BUS→MDR→M 存储器→寄存器：M→MDR→BUS→Ri 3．设置的微操作控制信号（微命令） 下图标出的控制信号，即为微操作控制信号，它实际控制数据通路中的 数据流和指令流的流向。这些控制信号在本质上是控制数据通路的各个控 制门的打开或关闭，ALU 的实际操作功能、寄存器接收数据控制、主存的 读或写命令等。
源地址
目标地址
解:（1）OP字段有4位,指定16种操作; （2）单字长二地址指令; （3）寻址特征位3位,每个操作数可以指定8种寻址 方式,寄存器编址位3位,共可以有8个寄存器; （4）操作数可以是RR型、RS型、SS型;
课堂练习与思考：
2.CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个 状态条件寄存器，各部分之间的连线表示数据通路，箭头表 示信息传送方向。 1.标明图中四个寄存器的名称。 2.简述指令从主存取到控制器的数据通路。 3.简述数据在运算器和主存之间进行存 / 取访问的数据通路。
ADD @X的控制－取指
C13 M D R C2 C5 M A R C12 ACC C6 C0 clk CU C4 flag C7 ALU ALUop C8 C11 C9 PC C10 IR C3
C1
C0~13 、 ALUop
C0、C1、C2、C3、C4
ADD @X的控制－间址
C13 M D R C2 C5 M A R C12 ACC C6 C0 clk CU C4 flag C7 ALU ALUop C8 C11
指令寄存器
CPU的控制 信号
标 志
控制单元 （CU）
来自总线控制信号
时 序
至总线控制信号
系 统 总 线
图9-1 控制单元模型
指令寄存器:当前指令的操作码-确定指令完成何种微操作。 标志：标志决定 CPU 发出哪些控制信号，例如，对“增量 若为0跳步”指令来说，CU据零标志是否置位确定PC是否加 1。 来自系统总线的控制信号：系统的控制线部分向CU提供， 如中断信号和存储器的操作完成信号等。 输出信号有：CPU 内的控制信号：包括用于寄存器之间传 送数据和用于指定ALU的功能两类。 到控制总线的控制信号：有存储器的控制信号和对 I/O 模 块的控制信号。这里的控制信号即微操作控制信号，这些控 制信号作为二进制输入量直接送到各个逻辑门上。例如取指 令操作包括两步：第一步将程序计数器 PC的内容传送到主存 的地址寄存器MAR；第二步由存储器读一个字装入IR，并且 PC增1。
+
A L U
X IR PC AR M DR R0 R1 R2 R3 G
Yi
Y
IRo PCo ARo DRo R0o R3o
B总线
执行指令
A总线
IRi PCi ARi RW DRi R0i
ADD R0,R2
Xi R3i
+
A L U
X IR PC AR M DR R0 R1 R2 R3 G
Yi
Y
IRo PCo ARo DRo R0o R3o
解： (1)a为数据缓冲寄存器 DR ，b为指令寄存器 IR ，c为主存地址寄存器，d为程序计数器PC。 (2)主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 (3)存储器读 ：M →DR →ALU →AC 存储器写 ：AC →DR →M
9.2.4 指令操作流程 每条指令都可分解为一串操作序列，将这些操作按 操作周期归类合并，并以流程图的形式画出，就得 到指令的操作流程图。反过来，有了操作流程图后 ，也能非常清晰的了解一条指令的执行过程。简单 指令系统的指令操作流程图如图9-4所示。
取数：C5、C1、C2
计算：C6、C7
写回：C8
9.2 指令执行的过程中的操作
PC→AR PC+1→PC AR →ABUS→RAM→DBUS→DR DR→IR IR(A)→PC Next command
9.2.1 计算机的总体结构
图9-3为一简单计算机的总体结构，主要是数据通路 结构。假设机器字长16位，采用单总线结构，CPU、 主存和外设都挂在总线上。 1．部件设置 1）CPU ①运算部件 ALU-算/逻单元 LT-暂存器 LA-锁存器
单总线CPU结构
控制信号
指令译码 / 控制器 IR PC
基本构成： 控制器，运算器， 寄存器，数据通路 存 储 寄存器的类型： 器 指令寄存器(IR) 程序计数器(PC) 数据寄存器(MDR) 地址寄存器(MAR) 状态寄存器(SR) 通用寄存器（Ri） 用户不可见暂存器（Z、Y） 数据通路： 单总线结构