封装技术及分类共31页
OLED简介(共63张)
（3)研制彩色显示屏及相关驱动电路
（4)为了实现大面积显示，研发有源驱动的OLED显示器
第11页，共63页。
２．ＯＬＥＤ显示(xiǎnshì)原理
第12页，共63页。
ＯＬＥＤ属于载流子双注入型发光器件 发光机理：在外界电压驱动下，由电极注入的电子和
第17页，共63页。
C．层状阴极
由一层极薄的绝缘材料如LiF, Li2O，MgO， Al2O3等和外面一层较厚的Al组成，其电子注入性 能(xìngnéng)较纯Al电极高，可得到更高的发光效率 和更好的I-V特性曲线。
D．掺杂复合型电极
将掺杂有低功函数金属的有机层夹在阴极和有机发 光层之间，可大大改善器件性能
1) 阴极材料
为提高电子的注入效率，要求选用功函数尽可能低的材料做阴极， 功函数越低，发光亮度越高，使用寿命越长。 A．单层金属阴极 如Ag 、Al 、Li 、Mg 、Ca 、In等。
B．合金阴极
将性质活泼的低功函数金属和化学性能较稳定的高功函数金属一 起蒸发形成金属阴极、如Mg: Ag（10: 1），Li:Al (0.6%Li) 合 金电极，功函数分别为3.7eV和3.2eV。 优点：提高器件量子效率和稳定性； 能在有机膜上形成稳定坚固的金属薄膜。
(2) 小分子有机化合物，分子量为500-2000，能用真空 蒸镀方法成膜，按分子结构又分为两类: 有机小分子化合物和配合物。
第24页，共63页。
1) 有机小分子发光材料 主要(zhǔyào)为有机染料，具有化学修饰性强，选择范围广，易于提 纯，量子效率高，可产生红、绿、蓝、黄等各种颜色发射峰等优点， 但大多数有机染料在固态时存在浓度淬灭等问题，导致发射峰变宽 或红移，所以一般将它们以低浓度方式掺杂在具有某种载流子性 质的主体中，主体材料通常与ETM和HTM层采用相同的材料。掺 杂的有机染料，应满足以下条件： a. 具有高的荧光量子效率 b. 染料的吸收光谱与主体的发射光谱有好的重叠，即主体与染料能 量适配，从主体到染料能有效地能量传递； c. 红绿兰色的发射峰尽可能窄，以获得好的色纯； d. 稳定性好，能蒸发。
计算机组成原理第一章
被减数 减法 差
乘数
乘法 乘积高位 乘积低位
被除数
除法 余数
商
X
加数
减数
被乘数 除数
第23页，共63页。
① 加法操作过程
ACC MQ ALU
X
运算器
指令
加
初态 ACC [M]
[ACC]+[X]
M
被加数 X ACC
第24页，共63页。
② 减法操作过程
ACC MQ ALU
X
运算器
指令
减
初态 ACC [M]
[ACC]-[X]
M
被减数 X ACC
第25页，共63页。
③ 乘法操作过程
AC0 C MQ
AALUU
X
运算器
指令
乘
M
初态 ACC [M]
[ACC]
0
[X]×[MQ]
第26页，共63页。
被乘数 MQ X
ACC
ACC∥MQ
④ 除法操作过程
ACC MQ ALU
X
运算器
指令
除
M
初态 ACC
被除数
[M] X
同组成和实现的一系列（Family）不同档次、不同
型号的机器
兼容机
系列机和兼容机需要保证向后兼容
不同厂家生产的具有相同计算机结构（不同的组成 和实现）的计算机
第39页，共63页。
1.3 计算机硬件的主要技术指标
1.机器字长 CPU 一次能处理数据的位数
与 CPU 中的 寄存器位数 有关
2.运算速度
第43页，共63页。
用脑电波控制的电脑：附着在人头皮的传感器把 脑电波传给电脑，也可用无线电传递，在数千米 之外就能轻而易举的控制电脑。
ICMP协议详解(共31张)
(2) ICMP差错报文只提供IP数据报在传输过程中的差错报告，并不规定对各
类差错应采取什么样的处理措施。具体对差错的处理，由收到ICMP差错报文的 源主机将相应的差错与应用程序联系起来才能进行相应的差错处理。
第11页，共31页。
4 ICMP差错(chācuò)报文的特点
(3) ICMP差错报文不享受任何优先权，也没有特别的可靠 性保证措施，与普通的IP数据报一样进行传输，传输过程中可 能被丢失、损坏，甚至被抛弃。
(4) ICMP差错报文是伴随着抛弃出错的IP数据报而产生的。 (5) 当路由器发送一份参数错误等的ICMP差错报文时，ICMP 报文数据区始终包含产生ICMP差错报文的IP数据报的头部和其数据 区的前8个字节(64位)。
第6页，共31页。
3. ICMP数据包类型(lèixíng)
ICMP报文的类型和代码字段的值与ICMP报文类型的对应关系
类型 代码
说
明
0
0 回送应答(ping 命令应答)
目标不可达
0 网络不可达
1 主机不可达
2 协议不可达 3
3 端口不可达
4 需要进行分片，但设置了 DF 不分片(2.3.2 节)
1
3
5
码值Biblioteka 意义主机(zhǔjī)不可到达
端口不可到达
源路由失败
7
信宿主机未知
9 与信宿网络的通信被隔离
第16页，共31页。
5.1 差错 报告报文 (chācuò)
超时报文
互连网寻址是路由器根据本地寻径表进行的；如果寻址出现错误，可能出现routing cycle; 为了避免报文无限制的在网中循环，IP 协议采用了两种措施：
BGA CCGA封装形式及相关标准的调研报告
1.概述在当今信息时代，随着电子工业的迅猛发展，计算机、移动电话等产品日益普及。
人们对电子产品的功能要求越来越多、对性能要求越来越强，而体积要求却越来越小、重量要求越来越轻。
这就促使电子产品向多功能、高性能和小型化、轻型化方向发展。
为实现这一目标，IC芯片的特征尺寸就要越来越小，复杂程度不断增加，于是，电路的I/O数就会越来越多，封装的I/O密度就会不断增加。
为了适应这一发展要求，一些先进的高密度封装技术就应运而生，BGA(Ball Grid Array：焊球阵列封装技术)就是其中之一。
目前BGA封装技术在小、轻、高性能封装中占据主要地位。
与此同时，航空航天电子元器件除了向轻、小、高性能方向发展外，对可靠性的要求也日益增强，CCGA （Ceramic Column Grid Array：陶瓷柱栅阵列封装）作为一种高密度、高可靠性的面阵排布的表面贴装封装形式，近年来被广泛应用于以航空航天为代表的产品中。
通过对BGA和CCGA器件功能特性和结构形式的了解，掌握器件基本信息，有助于提高器件在使用和返修过程中的可靠性。
2.BGA封装技术BGA封装出现90年代初期，现已发展成为一项成熟的高密度封装技术。
但是, 到目前为止该技术仅限于高密度、高性能器件的封装, 而且该技术仍朝着细节距、高I/O 端数方向发展。
BGA封装技术主要适用于PC芯片组、微处理器/ 控制器、ASIC、门阵、存储器、DSP、PDA、PLD等器件的封装。
与传统的脚形贴装器件(Leaded Device 如QFP、PLCC等)相比, BGA封装器件具有如下特点：1)I/O数较多BGA封装器件I/O数主要由封装体尺寸和焊球节距决定。
由于BGA封装焊料球是以阵列形式排布在封装基片下面，因而可极大地提高器件的I/O数,缩小封装体尺寸, 节省组装占位空间。
通常,在引线数相同的情况下,封装体尺寸可减小30%以上。
例如:CBGA-49、BGA-320(节距1.27mm)分别与PLCC-44(节距为1.27mm)和MQFP-304 (节距为0.8mm)相比，封装体尺寸分别缩小了84%和47%，如图1所示。
IEC_TC47
IEC TC47/SC47D 标准体系研究彭 博 崔 波 吴亚光 李丽霞 郑 镔（中国电子科技集团公司第十三研究所）摘 要：本文分析了国际电工委员会半导体器件封装标准化分技术委员会（IEC TC47/SC47D）标准体系和标准体系形成的过程，介绍了两类系列标准，介绍了IEC正在制定的标准的主要内容，以利于我国专家了解和参与国际标准化工作。
关键词：IEC TC47/SC47D，半导体器件封装，标准体系，系列标准Research on the Standards System of IEC TC 47/SC 47DPENG Bo CUI Bo WU Ya-guang LI Li-xia ZHENG Bin（The 13th Research Institute of China Electronics Technology Group Corporation）Abstract: This paper analyzes the standards system and its formation process of IEC TC 47/SC 47D on semiconductor devices packaging, and introduces two series of standards as well as the main contents of the standards under development, which is expected to encourage Chinese experts to understand and participate in the international standards development.Keywords: IEC TC 47/SC 47D, semiconductor devices packaging, standards system, series of standards1 IEC TC47/SC47D简介在半导体器件的标准化工作中影响最大的国际或国外先进标准组织有国际电工委员会（IEC）、国际半导体设备与材料组织（SEMI）、电子器件联合工程协会（JEDEC）、欧洲电工标准化委员会电子器件委员会（CECC）等 [1]。
PCB设计基础及实训教案
⑵双面印制板 双面印制板指两面都有导电图形的印制板，板的厚度约为0.2～5.0mm，它是在两面敷有铜箔的绝缘基板上，通过印制和腐蚀的方法在基板上形成印制电路，两面的电气互连通过金属化孔实现。 它适用于要求较高的电子设备，如计算机、电子仪表等，由于双面印制板的布线密度较高，所以能减小设备的体积。
第7页/共31页
三、PCB设计中的基本组件
1.板层（Layer） 板层分为敷铜层和非敷铜层，平常所说的几层板是指敷铜层的层面数。一般在敷铜层上放置焊盘、线条等完成电气连接；在非敷铜层上放置元件描述字符或注释字符等；还有一些层面（如禁止布线层）用来放置一些特殊的图形来完成一些特殊的作用或指导生产。 敷铜层一般包括顶层（又称元件面）、底层（又称焊接面）、中间层、电源层、地线层等；非敷铜层包括印记层（又称丝网层、丝印层）、板面层、禁止布线层、阻焊层、助焊层、钻孔层等。
第13页/共31页
元件封装的命名一般与管脚间距和管脚数有关，如电阻的封装AXIAL-0.3中的0.3表示管脚间距为0.3英寸或300mil（1英寸=1000mil=2.54cm）；双列直插式IC的封装DIP-8中的8表示集成块的管脚数为8。元件封装中数值的意义如图4-17所示。
第14页/共31页
一、印制电路板概述
第1页/共31页
⑴单面印制板 单面印制板指仅一面有导电图形的印制板，板的厚度约在0.2～5.0mm，它是在一面敷有铜箔的绝缘基板上，通过印制和腐蚀的方法在基板上形成印制电路。它适用于一般要求的电子设备，如收音机、电视机。
1.根据PCB导电板层划分
二、印制电路板的种类
第17页/共31页
四、Protel 2004 PCB编辑器使用
1.启动PCB编辑器 进入Protel 2004主窗口，执行菜单“文件”→ “创建”→“项目”→“PCB项目”建立PCB工程项目文件，执行菜单“文件”→ “创建” →“PCB文件”，系统自动产生默认文件名为PCB1.PcbDoc的PCB文件，并进入PCB编辑器状态。 PCB编辑器的主菜单与原理图编辑器的主菜单基本相似，操作方法也类似。 PCB编辑器的工具栏主要有PCB标准工具栏、配线工具栏和实用工具栏等。 执行菜单“查看”→ “工具栏”下的相关菜单，可以设置打开或关闭相应的工具栏。
芯片制造基础知识PPT课件
• 光阻涂布的是否均 匀直接影响到将来 线宽的稳定性。
• 光阻分为两种：正 光阻和负光阻。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
第20页/共102页
• 曝光 • Exposure • 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
第35页/共102页
• 采用铜导线的困难： • 当铜和硅接触的时候，会在硅中发生非常快速的扩散。 • 这种扩散还将改变制作在硅上面半导体三极管的电学特性，导致三极管 失效。
• IBM最终克服了这些困难(Damascene)： • 采用先做绝缘层，再做铜导线层的方法解决扩散问题。 • 在制作铜导线层的时候，IBM采用一种铜的多晶体，进一步限制铜在硅 中的扩散。
第3页/共102页
• Poly Silicon Creation 2 • 采用一种叫做Trichlorosilane 的物质(SiHCl3)作为溶剂，氢气作为反应 环境，在钽(tantalum)电热探针指引下，经过初步提炼的硅形成晶体。 • 这种过程需要多次，中途还会用到氢氟酸(HF)这样剧毒的化学药品，硅的 纯度也随着这个过程而进一步被提高。 • 最后生成多晶硅的硅锭。
第29页/共102页
• 对于不同层次的光阻移除， 采用的等离子体是不一样的。
• 例如：硅、硅化物、金属导 线等等。
• 另外，在去除光阻止后，通 常还需要有一步清洗，以保 证晶园表面的洁净度。
第30页/共102页
2.7 金属蚀刻
• Metal Etch • 金属蚀刻用于制作芯片中的金属导线。 • 导线的形状由Photo制作出来。 • 这部分工作也使用等离子体完成。
电子元件知识 nic
3
元件认识
一：常见元件分类
1.1 常见元件按功能可分为： 电阻(Resistor) 电容(Capacitor ) 符号：R 符号：C
电感(Inductor )
二极管(Diode ) 三极管(Transistor ) 连接器(Connector)
10
元件认识
电阻(Resistor)
2.1.3 SMD电阻外观特征：
1、厂商不同则颜色会有所不同。常见电阻颜色为黑色及蓝色。
2、零件的正面有标示阻值。无极性，但有分正反面,反面为白色。 3、在PCB板上标示 RXX，如：R34。
11
元件认识
电阻(Resistor)
2.1.4 规格说明：
SMD电阻本体上一般都标有该电阻的阻值，按照EIA（Electronic Industries Association,电子工业联合会）的标示法，目前我们用 到的电阻的标示法主要有EIA－24系列和EIA－96系列
主要用在元件尺寸为：RC0603 注：这里元件尺寸是以英寸为单位，例RC0603是指元件长为0.06英寸 宽为0.03英寸，后面要讲到的SMD电容电感等的尺寸同上。
12
元件认识
电阻(Resistor)
EIA-24系列电阻的读取：
本体标示为3位数的精度为+5%，阻值参 数为前两位数字乘以末位的十的次方，例 上图阻值：R=22*100 = 22 (1+5%)(Ω)
元件认识
序
现代电子产品上的元件种类越来越多，体积越来越小，功能越来越
强大。如何在外观上识别这些元件，这些元件有什么功能，在电路 中起什么作用，以及如何组装这些元件，成为电子产品作业人员必
先进封装技术演示文稿
1.塑料球栅阵列（PBGA）工艺流程
❖ PBGA（Plastic Ball Grid Array） ❖ PBGA的载体用材料：FR-4环氧树脂，与PCB用材料相
同； ❖ 芯片通过引线键合技术连接到载体上表面； ❖ 采用塑封进行载体塑模； ❖ 采用阵列式低共熔点37Pb/63Sn焊料（约在183℃时发生
❖ 国外权威机构预测，全球CSP的市场需求量年 内将达到64.81亿枚，2004年为88.71亿枚， 2005年将突破百亿枚大关，达103.73亿枚， 2006年更可望增加到126.71亿枚。尤其在存 储器方面应用更快，预计年增长幅度将高达 54.9%。
第42页，共88页。
13.3 倒装芯片技术
❖ Flip Chip既是一种芯片互连技术，又是一种理想的芯 片粘接技术。
式安置到陶瓷载体的底部。
❖ 焊料球尺寸为1mm,节距为1.27mm。
第17页，共88页。
图 CBGA结构图
第18页，共88页。
图 CBGA实例图
第19页，共88页。
3.陶瓷圆柱栅格阵列 (CCGA)工艺
❖ 陶瓷体尺寸大于32平方毫米的CBGA替代品； ❖ 采用90Pb/10Sn焊料圆柱阵列替代陶瓷载体的底面的贴
❖ 是近几年流行的BGA向小型化、薄型化发展的封装。
❖ 与BGA相比的优势：
CSP比QFP和BGA提供了更短的互连，提高了可靠性； CSP与BGA结构相同，只是节距（球中心距）、锡球直径更小、
密度更高； CSP是缩小了的BGA。
第25页，共88页。
CSP特点：
① 封装尺寸小，可满足高密封装； ② 电性能优良； ③ 测试、筛选、老化容易； ④ 散热性能优良； ⑤ 制造工艺、设备兼容性好。
RFID原理及应用许毅陈建军PPT教案
通常，可以根据观测点与天线的距离将 天线周围的场划分为三个区域。 （1）无功近场区。 无功近场区又称为电抗近场区，是天线辐 射场中紧邻天线口径的一个近场区域。在 该区域中，电抗性储能场占支配地位，该 区域的界限通常取为距天线口径表面λ/2π处。 从物理概念上讲，无功近场区是一个储能 场，其中的电场与磁场的转换类似于变压 器中的电场、磁场之间的转换。
1. 天线场的概念
射频标签和读写器通过各自的天线构建起 两者之间的非接触信息传输通道，这种空 间信息传输通道的性能完全由天线周围的 场区特性决定，是电磁传播的基本规律。
射频信号加载到天线之后，在紧邻天线的 空间中，除了辐射场之外，还有一个非辐 射场。该场与距离的高次幂成反比，随着 离开天线的距离增大迅速减小。在这个区 域，由于电抗场占优势，因而将此区域称 为电抗近场区，它的外界约为一个波长。 超过电抗近场区就到了辐射场区，按照与 天线距离的远近，又把辐射场区分为辐射 近场区和辐射远场第1区1页/。共31页
第6页/共31页
电子标签（Electronic Tag）也称为智能标签 （Smart Label），是指由IC芯片和无线通信 天线组成的超微型的小标签，其内置的射 频天线用于和阅读器进行通信。系统工作 时，阅读器发出查询（能量）信号，标签 （无源）在收到查询（能量）信号后将其 一部分整流为直流电源供电子标签内的电 路工作；另一部分能量信号被电子标签内 保存的数据信息调制后反射回阅读器。电 子标签是射频识别系统真正的数据载体
天线是一种能将接收到的电磁波转换为电 流信号，或将电流信号转换成电磁波发射 出去的装置。在RFID系统中，阅读器必须 通过天线发射能量，形成电磁场，通过电 磁场对电子标签进行识别，所以可以说， 阅读器上的天线所形成的电磁场范围就是 阅读器的可读区域。
平面工艺学习
电极和布线
第23页/共31页
3 双极集成电路的制造
第24页/共31页
典型的双极晶体管的平面图
• 3D IC集成技术的拯救 2005年2月，当《ICs Going Vertical》发表时，几
乎没有读者认识到发生在3D IC集成中的技术进步，他们 认为该技术只是叠层和引线键合，是一种后端封装技术。
第29页/共31页
第30页/共31页
感谢您的观看。
第31页/共31页
第2页/共31页
第3页/共31页
3.1.2PN结隔离双极晶体管工艺基本 流程
第4页/共31页
2 硅平面工艺NPN晶体管结构和基本 流• 程（1）衬底材料（2）初始氧化（3）光刻一
• （4）埋层掺杂（5）生长外延层
• （6）外延层氧化（7）光刻二 （隔离光刻）（8） 隔离区掺杂（9）腐蚀掉隔离掺杂中形成的SiO2,然 后重新生成SiO2作为基区掺杂的掩摸
第12页/共31页
隔离区掺杂
第13页/共31页
器件外延层和隔离区的形成
第14页/共31页
基区光刻
第15页/共31页
基区掺杂
第16页/共31页
基区形成
第17页/共31页区掺杂
第19页/共31页
发射区形成
第20页/共31页
引线光刻
第21页/共31页
蒸铝 刻铝
第25页/共31页
层减薄技术：初步应用需减薄到大约75~50μm，而在将 来需减薄到约25~1μm；
对准和键合技术：或者芯片与晶圆（D2W）之间，或者 晶圆与晶圆（W2W）之间。
第26页/共31页
英特尔提前量产3D晶体管，进入22nm时代
第27页/共31页
封装元件_Creo 4.0中文版基础教程_[共2页]
![封装元件_Creo 4.0中文版基础教程_[共2页]](https://img.taocdn.com/s3/m/668723a4f242336c1fb95e83.png)
第10章 装配设计292 10.2.4 封装元件在一些设计中，当向装配添加元件时，可能不知道将元件放置在何处最好，或者也可能不像相对于其他元件的几何来定位元件，在这种情况下，便可使用封装作为放置元件的临时措施，封装元件在装配中并不被完全约束。
注意，装配的第一个元件不能是封装元件。
一、 在装配中封装新元件Creo Parametric 装配模块提供专门的“封装”命令用于在没有放置规范的情况下向装配添加元件。
在装配中封装新元件的操作步骤如下。
在一个新建的或打开的装配中，从功能区的“模型”选项卡的“元件”组中单击“组装”/“封装”命令，接着从弹出的菜单管理器的“封装”菜单中选择“添加”命令，如图10-31所示。
此时，菜单管理器提供“获得模型”菜单，如图10-32所示。
在“获得模型”菜单中选择以下命令之一来选择元件。
图10-31 选择“组装”/“封装”命令 图10-32 “获得模型”菜单• 打开：选择此命令，打开“文件打开”对话框，通过“文件打开”对话框选择所需元件来打开。
• 选择模型：选择此命令，可以在图形窗口中选择任意元件，并将它的一个新事件添加到装配中。
• 选取最后：选择此命令，将添加组装或封装的最近一个元件。
系统弹出图10-33所示的“移动”对话框，并利用“移动”对话框调整封装元件的位置。
该对话框与“元件放置”选项卡上的“移动”面板类似。
从“运动类型”选项组中选择“定向模式”“平移”“旋转”或“调整”单选按钮来确定运动类型，从“运动参考”下拉列表框中一个选项以选择方向参考，在“运动增量”选项组中设置运动增量选项，在“位置”区域可以输入从起点到新的元件原点的相对距离。
若单击“撤消”按钮可撤消上一次运动，若单击“重做”按钮可重做上一次运动，若单击“首选项”按钮则弹出图10-34所示的“拖动首选项”对话框，从中设置相关的拖动选项、捕捉选项和拖动中心。