数字秒表的设计与制作
数字式秒表设计
一、内容摘要本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。
该数字计数系统的逻辑结构较简单，是由微动开关、抖动消除电路、三状态控制电路、微分及整形清零电路、上电复位电路、0·1秒脉冲发生器、闸门计数控制电路、译码及显示电路组成的电子秒表，其中核心的部分为0·1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为使电子秒表在0．1～9·9秒范围内测定时间附加上的一些外围控制电路。
本设计报告由内容摘要、设计任务指标、系统方案论证、元件清单、单元电路设计、电路图及电路工作原理、组装调试、设计成果的评价、课程设计心得体会和参考文献十大部分组成，力求将整个系统的设计过程、原理、以及心得体会完整的呈现出来。
二、设计任务及指标1通过本课程设计计算、安装调试、资料整理、撰写报告等环节，初步掌握电子设计方法以及完成数字秒表的电路设计。
2利用基本RS触发器、脉冲发生器及计数、译码、显示等单元电路设计数字秒表。
3由2位数码管显示计数时间，显示分辨率为0.1s，计时误差小于5%。
4在实验装置上或者利用仿真软件完成数字秒表的线路连接和调试，实现上电自动清零、启动计时显示、暂停计时显示以及重新计时等控制功能。
三、系统设计方案论证1数字式秒表，首先需要一个数字显示。
按设计要求，须用数码管来做显示器。
题目要求最大记数值为9.9秒，则需要一个8段数码管作为秒位（有小数点）和一个7段数码管作为分秒位。
要求计数分辨率为0. 1秒，那么我们需要相应频率的信号发生器。
选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
秒表核心部分——计数器，使用两个74LS390计数器构成，这种连接方式简单，使用元器件数量少。
计数脉冲是由555定时器构成的多谐振荡器，产生10赫兹脉冲，如果精度要求高，也可采用石英振荡器。
在选择译码器的时候，有多种选择，如74LS46，74LS47，74LS48等4-7线译码器。
数字秒表的设计与实现实验报告
电子科技大学《数字秒表课程设计》姓名: xxx学号：学院：指导老师：xx摘要EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。
文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。
采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。
该设计具有外围电路少、集成度高、可靠性强等优点。
通过数码管驱动电路动态显示计时结果。
给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。
关键词：FPGA, VHDL, EDA, 数字秒表目录第一章引言 (4)第二章设计背景 (5)2.1 方案设计 (5)2.2 系统总体框图 (5)2.3 -FPGA实验板 (5)2.4 系统功能要求 (6)2.5 开发软件 (6)2.5.1 ISE10.1简介 (6)2.5.2 ModelSim简介 (6)2.6 VHDL语言简介 (7)第三章模块设计 (8)3.1 分频器 (8)3.2 计数器 (8)3.3 数据锁存器 (9)3.4 控制器 (9)3.5 扫描控制电路 (10)3.6 按键消抖电路 (11)第四章总体设计 (12)第五章结论 (13)附录 (14)第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。
面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。
对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。
对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。
文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
数字秒表课程设计报告
数字秒表课程设计报告湖北汽车工业学院课程设计( 说明书)数字秒表的设计班级/ 学号学生姓名指导教师一、概述数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，本文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。
本设计中数字秒表的最大计时是00.00——99.99s，也就是说分辨率是0.01秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。
在本次设计中由四片74LS161构成计数器来实现秒表的计数功能。
由于需要比较稳定的信号，用555定时器与电阻和电容组成的多谐振荡器产生0.01HZ的信号，用四个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。
二、工作原理要实现数字秒表的控制，则要求数字信号控制系统由555脉冲时钟输出信号，且计数器具有开关实现启动计时、暂停计时、继续计时、实现清零等功能，而且需要数码管能够显示出数字。
图1 数字秒表电路的原理框图三、电路设计1.555多谐振荡器脉冲时钟信号电路图3 脉冲时钟信号电路图当555定时器接成多谐振荡器时可以知道电路的振荡周期为T=（R1+R2)Cln2,振荡频率为f=1/T=1/(R1+R2)Cln2,通过改变R和C的参数即可以改变振荡频率，同时多谐振荡器的占空比为q=T1/T=R1+R2/R1+2R2，而且多谐振荡器只有当高电平内部才是导通的，所以应该使占空比q非常高，假定q=98%，根据计算R1=4.7kΩ，R2=4.7k Ω，C1=1μF，此时的T大约也为0.01s。
2.计数显示电路图5 计数显示电路图74LS161集成芯片为集成4位二进制同步加法计数器，具有异步置0、同步并行置数、计数及保持功能。
它有同步置数控制端LOAD，异步清零控制端CLR，工作模式控制端ENP、ENT，时钟输入端CLK，进位输出端RCO，并行数据输入端D～A，计数输出端QD～QA。
单片机课程设计_基于单片机的数字秒表设计
单片机课程设计_基于单片机的数字秒表设计在当今科技迅速发展的时代，电子设备的应用无处不在，其中数字秒表作为一种常见的计时工具，具有广泛的应用场景，如体育比赛、科学实验、工业生产等。
本次课程设计旨在基于单片机技术实现一个数字秒表，通过对硬件电路的设计和软件程序的编写，掌握单片机系统的开发流程和方法，提高实践动手能力和解决问题的能力。
一、设计要求1、能够实现秒表的启动、暂停、复位功能。
2、计时精度达到 001 秒。
3、能够通过数码管显示计时结果。
二、系统方案设计1、硬件设计单片机选型：选用常见的 STC89C52 单片机作为核心控制器，其具有性能稳定、价格低廉、易于编程等优点。
显示模块：采用 8 位共阴极数码管作为显示器件，通过动态扫描的方式实现数字的显示。
按键模块：设置三个独立按键，分别用于启动、暂停和复位操作。
时钟模块：使用单片机内部的定时器/计数器产生精确的时钟信号，实现计时功能。
2、软件设计主程序：负责系统的初始化、按键扫描和计时处理等。
中断服务程序：利用定时器中断实现 001 秒的定时，更新计时数据。
三、硬件电路设计1、单片机最小系统包括单片机芯片、晶振电路和复位电路。
晶振频率选择 12MHz，为单片机提供时钟信号。
复位电路采用上电复位和手动复位相结合的方式，确保系统能够可靠复位。
2、显示电路将 8 位数码管的段选引脚通过限流电阻连接到单片机的 P0 口，位选引脚通过三极管连接到单片机的 P2 口。
通过动态扫描的方式，依次点亮每个数码管，实现数字的显示。
3、按键电路三个按键分别连接到单片机的 P10、P11 和 P12 引脚，采用低电平有效。
当按键按下时，相应引脚的电平被拉低，单片机通过检测引脚电平的变化来判断按键的操作。
四、软件程序设计1、主程序流程系统初始化后，进入主循环。
在主循环中，不断扫描按键状态，如果检测到启动按键按下，则启动计时；如果检测到暂停按键按下，则暂停计时；如果检测到复位按键按下，则将计时数据清零。
《秒表的设计与制作》PPT课件
消除抖动电路
N
键是否按下？
Y
延时10ms
N
键确实按下？
Y
处理按键
LOOP: P3.2, LOOP LCALL DE10 P3.2, LOOP LCALL KEY
项目三 秒表的设计与制作
四、秒表的设计
2. 软件设计
本任务可以划分成以下几个功能程序模块： 主程序：定时器、中断、内存单元初始化、按键的查询 KEY键处理子程序：统计按键次数,并进行相应处理 DIS显示子程序：秒计数器的计数值转换成十进制数,并显示 SEG7段码转换子程序：十进制数转换成段码 DLY10延时子程序：去抖、动态扫描时间 定时中断服务程序：1S时间到,修改秒计数器
SEG7 A
;关闭位选口 ;关闭段选口 ;计数器预设为0 ;选通P1.0控制的显示器 ;将R0中数字转换为显示码 ；从P2口输出
;取反
项目三 秒表的设计与制作
三、显示方式
MOV
P2,A
MOV
A,R1
MOV
P1,A
LCALL DLY10 ;延时10MS
MOV
P1,#0FFH
INC
R0
CJNE
R0,#4H,ST3
项目三 秒表的设计与制作
二、显示程序的任务
1、设置显示缓冲区,存放待显示数据和字符. 2、显示译码：程序存储器中建立字形码常数表,查表 得出对应数据和字符的字形码. 3、输出显示：输出字形码到显示端口.
例：电路如图所示,要求数 码管依次显示0～F,每 位数字显示1S.设晶振 频率为12 MHz.
项目三 秒表的设计与制作
环
程
选中该位
序
流
ቤተ መጻሕፍቲ ባይዱ
延时
数字秒表设计报告
摘要要求设计一个计数范围在0.0-9.9秒的数字秒表，精确度为0.1秒。
电路设计基本包括0.1秒脉冲发生器、信号控制端、整形电路、计数电路、译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，信号控制端由D触发器实现，即74LS74N，能够对整个电路进行清零、计数、停止和复位的作用。
计数器由两个十进制BCD 码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。
这个电路设有两个开关s1，s2，来实现对电路的清零、计数、暂停、复位的控制。
这样，一个简易的数字秒表便设计完成了。
关键字：555定时器、D触发器、编码、译码ABSTRACTDesign a digital stopwatch counting range in 0.0-9.9 seconds, accuracy of 0.1 seconds. Basic including 0.1 second pulse generator circuit design, signal control terminal, shaping circuit, counting circuit, decoding circuit and a display of this a few parts. More than 0.1 second pulse generator composed of 555 timer harmonic oscillation circuit implementation, signal control comprised D flip-flop, namely 74LS74N, can be reset to the whole circuit, counting, stop and reset. Two decimal counter by BCD 74LS160 cascade. In the four output end of the counter four load respectively at the decoder side, decoder by 74LS48 implementation. This circuit is equipped with two switch S1, S2, to implement to reset circuit, counting, suspend, and reset the control. So will design a simple digital stopwatch is complete.Key Word:555 timer, D flip-flop, encoding and decoding目录摘要------------------------------------------------------------------------1 1.设计目的及要求------------------------------------------------------31.1设计目的-----------------------------------------------------------31.2设计要求-----------------------------------------------------------32.设计原理及分析------------------------------------------------------42.1设计构想框图-------------------------------------------------------42.2设计原理分析-------------------------------------------------------42.2.1多谐振荡电路------------------------------------------------42.2.2开关控制端与D触发器----------------------------------------52.2.3与非门电路--------------------------------------------------52.2.4显示译码电路------------------------------------------------53.制作过程--------------------------------------------------------------73.1布局连线-----------------------------------------------------------73.2调试---------------------------------------------------------------73.3遇到问题及解决方法-------------------------------------------------84.心得感悟--------------------------------------------------------------8参考文献------------------------------------------------------------------9附录附录一元器件清单------------------------------------------------------10 附录二电路图----------------------------------------------------------101.设计目的及要求1.1设计目的通过对数字秒表的设计，熟练掌握555定时器脉冲信号产生的原理和D触发器的功能及原理，利用所学的电子技术基础（模拟部分）知识，回顾脉冲信号产生、计数、编码、译码的原理机制，进行对生活中不可或缺的秒表的设计。
《秒表的设计与制作》课件
可以增加计次、计圈、计时区间、定时等功能，根据硬件和软件设计要点增加相应的功 能和控制。
3 如何避免秒表过度耗电？
避免过度亮屏、采用Sleep模式等方法可以避免秒表过度耗电，延长电池使用寿命。
《秒表的设计与制作》 PPT课件
本课件将详细讲解秒表的设计和制作，包括硬件和软件设计，以及元器件选 择和电路调试。欢迎一同探索。
秒表简介
作用
秒表是用于精确计时的仪器，可秒表可测量任 意时间并精确到0.01秒。
常见应用
秒表广泛应用在计时赛事、运动训练、科学实 验等领域。
计时器的原理
机械计时器原理
机械计时器一般由钢铁齿轮和弹簧组成，通过弹簧 的释放，带动齿轮转动来计时。
硬件设计
1
电路图
电路图是秒表硬件设计的基础，需要设
元器件选择
2
计每个元器件在电路中的连接方式。
元器件的选择需要考虑准确性、兼容性
和易用性，比如需要选择高精度的时钟
芯片和易于调试的显示器件。
3
软件设计
通过编程来控制秒表的显示和计时方式，
必须考虑精度和易用性。
代码实现
4
根据设计要点和硬件设计，通过编程来 实现秒表的功能，需要仔细调试确保准
电子计时器原理
电子计时器一般由时钟芯片和数码显示器组成，时 钟芯片内部通过晶体振荡来计时并显示在数码显示 器上。
秒表设计要点
1 准确性
准确性是秒表最重要的设计要点，需要选择高精度元器件和优化电路设计。
2 兼容性
秒表需要与其他设备兼容，比如可通过USB连接外部计算机，方便数据处理。
3 易用性
秒表的操作简单易用，按钮需要大而明显，方便用户掌握。
简易数字秒表的设计与实现
课程设计题目简易数字秒表的设计与实现学院信息工程学院专业通信工程班级姓名指导教师撒继铭2016 年 6 月26 日课程设计任务书学生姓名：专业班级：指导教师：撒继铭工作单位：信息工程学院题目: 简易数字秒表的设计与实现初始条件：本设计主要使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等来完成，用一组数码管显示时间计数值。
要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。
2、技术要求：1）设计一个能测量3名100米跑运动员短跑成绩的数字秒表。
要求用一组四位数码管显示时间，格式为00.00s，最大计数时间是99.99秒。
2）秒表设置3个开关输入（清零开关1个、记录开关1个、成绩开关1个）。
按下“记录”开关第一次，将记录并储存第一名运动员的成绩，以此类推。
当“记录”开关按下3次后，成绩计数结束。
3）成绩计数结束之后，连续按动“成绩”开关，可以把3个运动员的成绩循环显示在数码管上。
4）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：1、年月日，布置课设具体实施计划与课程设计报告格式的要求说明。
2、年月日至年月日，方案选择和电路设计。
3、年月日至年月日，电路调试和设计说明书撰写。
4、年月日，上交课程设计成果及报告，同时进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录简易数字秒表的设计与实现 (1)摘要 (1)Abstract (2)1 简易数字秒表原理 (4)1.1 简易数字秒表原理总述 (4)1.2 简易数字秒表原理框图 (4)1.3 方案选择 (4)1.3.1 初始方案 (4)1.3.2 方案比较 (5)1.4 单元电路的设计和元器件的选择 (5)1.4.1 555多谐振荡器 (5)1.4.2 计数系统 (7)1.4.3 译码系统及显示系统 (9)1.4.4 记录系统 (11)1.4.5 清零系统 (12)1.5 完整电路图 (12)2 仿真结果及分析 (13)2.1 仿真结果分析 (13)4 性能测试数据及分析 (15)5 收获、建议及体会 (16)7 原件清单 (17)8 参考文献 (18)简易数字秒表的设计与实现摘要随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，,掌握必要的数电知识已经成为当代大学生特别是理工类大学生必备的素质之一。
EDA课程设计--数字秒表设计
电子课程设计—数字秒表的设计数字秒表的设计数字秒表的设计一、设计任务与要求1、数字秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。
秒。
2 2、数字秒表的计时精度是、数字秒表的计时精度是10ms 10ms。
3 3、、复位开关可以在任何情况下使用，复位开关可以在任何情况下使用，即便在计时过程中，即便在计时过程中，即便在计时过程中，只要按一下复位只要按一下复位开关，计时器就清零，并做好下次计时的准备。
开关，计时器就清零，并做好下次计时的准备。
4 4、、具有启具有启//停开关，停开关，即按一下启即按一下启即按一下启//停开关，停开关，启动计时器开始计时，启动计时器开始计时，启动计时器开始计时，再按一下再按一下启/停开关则停止计时。
停开关则停止计时。
二、总体框图由频率信号输出端输出频率为100HZ 的时钟信号，输入到微妙模块的时钟端clk ，高/低电平电平频率信号输入输入微妙模块微妙模块秒模块秒模块分模块分模块置数/位选位选显示模块显示模块进位进位微妙模块为100进制的计数器，产生的进位信号co 输入到下一级秒模块的时钟端，以此类推，直到分模块计数到59进60时，产生的进位信号不输出，计数清零。
将微妙、秒、分产生的计数通过置数/位选再通过显示模块实时显示。
设计方案：利用一块芯片完成除时钟源，利用一块芯片完成除时钟源，按键和显示器之外的所有数字电路功按键和显示器之外的所有数字电路功能。
所有数字逻辑功能都在CPLD 器件上用VHDL 语言实现。
这样设计具有体积小，设计周期短，调试方便，故障率地和修改升级容易等特点，本设计采用自顶向下，混合输入方式（原理图输入——顶层文件链接和VHDL 语言输入——各模块程序设计）实现数字秒表的设计，下载和调试。
三、功能模块1.1. 微秒模块微秒模块采用VHDL 语言输入方式，以时钟clk clk，清零信号，清零信号clr 以及暂停信号STOP 为进程敏感变量，程序如下：为进程敏感变量，程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; entity MINSECONDb isport(clk,clrm,stop:in std_logic;----时钟时钟//清零信号清零信号secm1,secm0:out std_logic_vector(3 downto 0);----秒高位秒高位//低位co:out std_logic);------- co:out std_logic);-------输出输出输出//进位信号进位信号 end MINSECONDb;architecture SEC of MINSECONDb is signal clk1,DOUT2:std_logic;beginprocess(clk,clrm)variable cnt1,cnt0:std_logic_vector(3 downto 0);---计数计数 VARIABLE COUNT2 :INTEGER RANGE 0 TO 10 beginIF CLK'EVENT AND CLK='1'THENIF COUNT2>=0 AND COUNT2<10 THEN COUNT2:=COUNT2+1; ELSE COUNT2:=0;DOUT2<= NOT DOUT2; END IF; END IF;if clrm='1' then----if clrm='1' then----当当clr 为1时，高低位均为0cnt1:="0000"; cnt0:="0000";elsif clk'event and clk='1' then if stop='1' then cnt0:=cnt0; cnt1:=cnt1; end if;if cnt1="1001" and cnt0="1000" ;then----then----当记数为当记数为9898（实际是经过（实际是经过59个记时脉冲）个记时脉冲） co<='1';----co<='1';----进位进位进位cnt0:="1001";----cnt0:="1001";----低位为低位为9elsif cnt0<"1001" then----elsif cnt0<"1001" then----小于小于9时 cnt0:=cnt0+1;----cnt0:=cnt0+1;----计数计数计数 --elsif cnt0="1001" then --clk1<=not clk1;elsecnt0:="0000";if cnt1<"1001" then----if cnt1<"1001" then----高位小于高位小于9时 cnt1:=cnt1+1; elsecnt1:="0000"; co<='0'; end if; end if; end if;secm1<=cnt1; secm0<=cnt0;end process; end SEC;程序生成器件如图：clk clrm stopsecm1[3..0]secm0[3..0]coMINSECONDbinst3微妙模块生成的器件可以实现带有100进制进位和清零功能，暂停等功能，MINSECONDb 输入为100HZ 脉冲和低电平的清零信号CLR 与暂停信号STOP STOP，输出，输出微妙个位、十位及进位信号CO CO。
数字秒表课程设计及仿真
数字秒表课程设计及仿真一、课程目标知识目标：1. 学生能理解数字秒表的基本原理，掌握其计时功能的工作机制。
2. 学生能描述数字秒表电路的组成，包括时钟电路、触发器、计数器等关键元件。
3. 学生能够运用所学知识，分析并解释数字秒表中时间测量的精度和误差来源。
技能目标：1. 学生能够运用仿真软件设计并搭建一个简单的数字秒表电路模型。
2. 学生通过实际操作，学会设置数字秒表，进行时间的测量和记录，掌握基本的时间计算方法。
3. 学生能够利用仿真工具对数字秒表电路进行调试，解决简单的故障问题。
情感态度价值观目标：1. 学生通过课程学习，培养对电子科技的兴趣，增强对科学探究的热情。
2. 学生能够在小组合作中发展团队协作精神，学会相互尊重和交流分享。
3. 学生通过实际操作和问题解决，培养面对挑战的积极态度和解决实际问题的自信心。
课程性质：本课程属于电子技术实践课程，结合理论教学与实际操作，强调知识的应用与创新。
学生特点：考虑到学生年级特点，课程设计将结合学生的好奇心和动手能力，通过形象直观的仿真实验，激发学生的学习兴趣。
教学要求：教学过程中应注重理论与实践相结合，强调知识的应用和技能的培养，通过课程学习，使学生能将所学知识内化为解决实际问题的能力。
教学评估将基于学生在课程中的具体学习成果进行。
二、教学内容本课程教学内容主要包括以下几部分：1. 数字秒表基本原理：介绍数字秒表的计时原理，分析时钟电路、触发器、计数器等关键元件的工作原理。
2. 数字秒表电路组成：详细讲解数字秒表的电路结构，包括时钟电路、控制电路、显示电路等组成部分。
3. 仿真软件应用：教授学生如何使用仿真软件，搭建数字秒表电路模型，并进行调试。
4. 实践操作：指导学生进行数字秒表的设置、时间测量和记录，以及基本的时间计算方法。
5. 故障分析与解决：教授学生如何分析数字秒表电路中的常见故障，并运用所学知识解决问题。
教学内容安排如下：第一课时：数字秒表基本原理及电路组成1. 介绍计时原理和关键元件2. 分析电路结构及工作原理第二课时：仿真软件应用与实践操作1. 搭建数字秒表电路模型2. 进行仿真调试和实际操作第三课时：故障分析与解决1. 分析常见故障及其原因2. 解决实际问题，提高操作技能教学内容与教材关联性：本课程内容紧密联系教材中关于数字电路、计时器等方面的知识，确保学生所学内容的科学性和系统性。
数字秒表设计报告
吉林建筑工程学院电气与电子信息工程学院微机原理课程设计报告设计题目：数字秒表的设计专业班级：学生姓名：学号：指导教师：设计时间：数字秒表设计报告一、课程设计目的通过该设计，掌握8255并行接口芯片、8253定时计数芯片的使用和数码管的使用，并掌握相应的程序设计和电路设计的技能。
是对8255并行接口芯片章节理论学习的总结和补充，为后续的硬件课程的学习打下基础。
二、课程设计的内容及要求利用8253计数器2和计数器1，实现1Hz信号的产生，然后计数器采用硬件触发选通方式计数，CPU读取计数结果，并转换为读秒计数，并把读秒计数的结果用数码管显示出来（2位）。
三、总体设计方案设计一个利用微机原理与接口技术完成秒表的设计方案, 该方案主要是选择8253A的计数器2与计数器1产生一个1Hz的中断脉冲，其输出端与不可屏蔽中断请求信号端相连接。
利用1.19318MHz脉冲方波输入CLK2，设置CLK2的初值为59659，将CLK2的输出端连接到CLK1，设置CLK1的初值为20，将OUT1连接到8086CPU 的NMI端。
将NMI端有一个低电平信号输入时，8086CPU将产生中断进行秒计数。
8086通过8255A将PA口作为段选信号输出端，将PB口作为片选信号输出端。
图3.1 方案设计框图此方案的核心内容是利用微机原理与接口技术完成秒表的设计方案，该方案主要是选择8253A的计数器2和计数器1进行1s的定时，其输出于OUT1与8086的NMI相连，当定时到1s的时候产生一个中断信号，在中断服务程序进行秒的计数，并送入相应的存储单元；8255的A口接七段数码管的段选信号，B口接七段数码管的位选信号，秒的数值通过对8255的编程可以显示在七段数码管上面。
该方案是利用微机接口技术的典范案例，就可行性而言，也是行之有效的。
四、硬件系统设计8086简介Intel 8086拥有四个16位的通用寄存器，也能够当作八个8位寄存器来存取，以及四个16位索引寄存器(包含了堆栈指标)。
数字秒表设计
数字秒表一、设计思路：该秒表由6位七段LED显示器显示，从左到右依次是分的左右位（minl、minr），秒的左右位（secl、secr）,毫秒的左右位（sec01l,sec01r）,其中显示分辩率为0.01 s，计时范围是0—59分59秒99毫秒。
具有清零、启动计时、停止计时等控制功能。
控制开关为两个：启动（继续）/暂停记时开关和复位开关。
计时信号为时钟信号，精度为0.01s。
因此，输入端有三个分别为时钟输入端clk，启/停输入端en,清零输入端reset,输出端有六个分别为分的十位个位，秒的十位个位，毫秒的十位个位，输出给六个七段LED数码管。
该系统可以分为两个模块计时模块和显示模块。
计时模块执行计时功能，经计数器累加计数，形成六十进制的计数器和一百进制的计数器。
显示模块的作用是将计时值在LED数码管上显示出来。
计时电路产生的值经过BCD七段译码后，驱动LED数码管。
二、各模块原理图计时器模块顶层设计实体原理图三、各模块源程序--计时器模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity miaobiao isport(clk,en,reset:in std_logic; --时钟频率要求100Hz sec01l,sec01r:out integer range 0 to 9; --0.01秒的左右显示位 secl,secr:out integer range 0 to 9; --秒的左右显示位minl,minr:out integer range 0 to 9); -- 分的左右显示位end entity miaobiao;architecture art of miaobiao issignal sec01t:integer range 0 to 99;signal sect: integer range 0 to 59;signal mint: integer range 0 to 59;beginprocess(clk,en,reset) isbeginif(reset='1') thensec01t<=0;sect<=0;mint<=0;elsif(clk'event and clk='1') thenif(en='1') thenif(sect=59 and sec01t=99) thensec01t<=0;sect<=0;mint<=mint+1;elsif(sec01t=99) thensec01t<=0;sect<=sect+1;mint<=mint;elsesec01t<=sec01t+1;sect<=sect;mint<=mint;end if;end if;end if;end process;sec01l<=sec01t/10;sec01r<=sec01t rem 10;secl<=sect/10;secr<=sect rem 10;minl<=mint/10;minr<=mint rem 10;end architecture art;--秒表显示模块library ieee;use ieee.std_logic_1164.all;entity display isport(clk:in std_logic;data:in integer range 0 to 9;displayo:out std_logic_vector(6 downto 0)); end entity display;architecture art of display isbeginprocess(clk,data)beginif(clk'event and clk='1') thencase data iswhen 0=>displayo<="0111111";when 1=>displayo<="0110000";when 2=>displayo<="1101101";when 3=>displayo<="1111001";when 4=>displayo<="0110011";when 5=>displayo<="1011011";when 6=>displayo<="0011111";when 7=>displayo<="1110000";when 8=>displayo<="1111111";when 9=>displayo<="1110011";when others=>displayo<="0000000";end case;end if;end process;end architecture art;--顶层模块library ieee;use ieee.std_logic_1164.all;entity topmiaobiao isport(clk,en,reset:in std_logic;displaysec01l:out std_logic_vector(6 downto 0); displaysec01r:out std_logic_vector(6 downto 0); displaysecl:out std_logic_vector(6 downto 0); displaysecr:out std_logic_vector(6 downto 0); displayminl:out std_logic_vector(6 downto 0); displayminr:out std_logic_vector(6 downto 0)); end entity topmiaobiao;architecture art of topmiaobiao iscomponent miaobiao isport(clk,en,reset:in std_logic;sec01l,sec01r:out integer range 0 to 9;secl,secr:out integer range 0 to 9;minl,minr:out integer range 0 to 9);end component miaobiao;component display isport(clk:in std_logic;data:in integer range 0 to 9;displayo:out std_logic_vector(6 downto 0)); end component display;signal sec01l,sec01r:integer range 0 to 9;signal secl,secr:integer range 0 to 9;signal minl,minr:integer range 0 to 9;beginmiaobcontr:miaobiao port map(clk=>clk,en=>en,reset=>reset, sec01l=>sec01l,sec01r=>sec01r,secl=>secl,secr=>secr,minl=>minl,minr=>minr);a1:display port map(clk,sec01l,displaysec01l);a2:display port map(clk,sec01r,displaysec01r);a3:display port map(clk,secl,displaysecl);a4:display port map(clk,secr,displaysecr);a5:display port map(clk,minl,displayminl);a6:display port map(clk,minr,displayminr);end architecture art;四、时序仿真图计时模块时序仿真图五、心得体会开始做设计时总是会犯一些错误，经过不停的改错不停的编译才能得到正确的程序。
数字秒表设计
数字时钟（秒表）秒表是人们日常生活中常用的测时仪器，它能够简单的完成计时、清零等功能，从一年一度的校际运动会到NBA、世界杯、奥运会，都能看到秒表的身影。
请详细分析秒表的计时策略和实现方法，给出相应的设计方案和仿真结果。
一、系统设计要求设计一块数字秒表，能够精确反映计时时间，并完成复位、计时功能。
秒表计时的最大范围为1小时，精度为0.01秒。
秒表可得到计时时间的分、秒、0.1秒等度量，且各度量单位间可正确进位。
当复位清零有效时，秒表清零并做好计时准备。
任何情况下，只要按下复位开关，秒表都要无条件的进行复位操作，即使在计时过程中也要无条件的清零。
设置秒表启动/停止开关。
按下该开关，秒表即刻开始计时，并得到计时结果；放开开关时，计时停止。
二、系统设计方案根据上述设计要求，可以预先设计若干个不同进制的计数器单元模块，然后将其进行例化组合来得到数字秒表系统。
要满足数字秒表的精度，首先要获得精确的计时基准信号，这里的系统精度要求为0.01秒，因此必须设置周期为0.01秒的时钟脉冲。
1/100秒、秒、分等计时单位之间的进位转换可以通过不同进制的计数器实现，我们分别设计十进制计数器和六进制计数器，每位计数器均能输出相应计时单位计数结果，其中，十进制计数器可以实现以0.01秒、0.1秒、1秒和1分为单位的计数，六进制计数器可以实现以10秒、10分为单位的计数，把各级计数器级联，即可同时显示百分秒、秒和分钟。
停止和启动功能可以通过计时使能信号完成。
信号有效时正常计时，否则没有脉冲输入到计数器，从而停止计时。
因为一旦按下复位清零开关数字秒表就无条件清零，因此其优先级必须高于计时使能信号。
数字秒表的系统框图如下图所示。
Clk0是周期为0.01秒的时钟脉冲，clr0为复位清零信号，en为计时使能信号，dataout[23…0]为输出信号，以不同的时钟周期为单位的计数器对所应的输入信号如下表所示。
三、VHDL编程数字秒表的实现主要依赖于两个计数器模块的设计：十进制计数器和六进制计数器。
简易数字秒表的设计
简易数字秒表的设计简易数字秒表的设计⼀、实验⽬的1、设计⼀个显⽰范围为24⼩时60分钟60秒的简易数字秒表。
2、掌握动态扫描电路的设计⽅法。
⼆、实验原理1、能进⾏正常的时、分、秒计时功能，分别由6个数码管显⽰24⼩时、60分钟、60秒钟的计数器显⽰。
2、能利⽤实验系统上的按键实现“校时”“校分”功能：⑴按下“SA”键时，计时器迅速递增，并按24⼩时循环，计满23⼩时后回“00”；⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位；⑶按下“SC”键时，秒清零；⑷要求按下“SA”、“SB”或“SC”时均不产⽣数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。
3、能利⽤扬声器做整点报时：⑴当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz；⑵到达59分60秒时为最后⼀声整点报时，整点报时频率可定为1KHz。
三、实验内容1、⽤VHDL语⾔编程设计简易数字秒表（VHDL程序代码可附在实验报告后⾯）。
2、锁定引脚并下载验证结果。
四、实验结果1、程序代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TIMES ISPORT(CLK:IN STD_LOGIC;START,CLR:IN STD_LOGIC;DOUT:OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END TIMES;ARCHITECTURE ART OF TIMES ISSIGNAL SECOND,MINUTES,HOURS:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNALSEC_CO,MIN_CO,HOU_CO:STD_LOGIC;BEGIN-------------------------------------------------------秒计数处理进程SEC:PROCESS(CLK,CLR)BEGINIF CLR='1' THEN SECOND(7 DOWNTO 0)<="00000000";ELSIF CLK'EVENT AND CLK='1' THENIF START='1' THENSECOND(3 DOWNTO 0)<=SECOND(3 DOWNTO 0)+1;IF SECOND(3 DOWNTO 0)="1001" THENSECOND(3 DOWNTO 0)<="0000";SECOND(7 DOWNTO 4)<=SECOND(7 DOWNTO 4)+1; END IF;IF SECOND(7 DOWNTO 0)="10011001" THENSECOND(7 DOWNTO 0)<="00000000"; SEC_CO<='1';ELSE SEC_CO<='0'; END IF;END IF;END IF;END PROCESS SEC;--------------------------------------------------------分钟计数处理进程MIN:PROCESS(SEC_CO,CLR)BEGINIF CLR='1' THEN MINUTES(7 DOWNTO 0)<="00000000";ELSIF SEC_CO'EVENT AND SEC_CO='1' THENMINUTES(3 DOWNTO 0)<=MINUTES(3 DOWNTO 0)+1;IF MINUTES(3 DOWNTO 0)="1001" THENMINUTES(3 DOWNTO 0)<="0000";MINUTES(7 DOWNTO 4)<=MINUTES(7 DOWNTO 4)+1; END IF;IF MINUTES(7 DOWNTO 0)="01011001" THENMINUTES(7 DOWNTO 0)<="00000000";MIN_CO<='1';ELSEMIN_CO<='0';END IF;END IF;END PROCESS MIN;---------------------------------------------------------⼩时计数处理进程HOU:PROCESS(MIN_CO,CLR)BEGINIF CLR='1' THEN HOURS(7 DOWNTO 0)<="00000000";ELSIF MIN_CO'EVENT AND MIN_CO='1' THENHOURS(3 DOWNTO 0)<=HOURS(3 DOWNTO 0)+1;IF HOURS(3 DOWNTO 0)="1001" THENHOURS(3 DOWNTO 0)<="0000";HOURS(7 DOWNTO 4)<=HOURS(7 DOWNTO 4)+1;END IF;IF HOURS(7 DOWNTO 0)="00010011" THENHOURS(7 DOWNTO 0)<="00000000";HOU_CO<='1';ELSE HOU_CO<='0'; END IF;END IF;END PROCESS HOU;DOUT<=HOURS&MINUTES&SECONDEND ART;2、画出仿真波形图。
数字秒表设计实验报告
数字秒表设计实验报告数字秒表设计实验报告1. 引言•简要介绍实验的目的和意义2. 设计原理•介绍数字秒表的基本原理和工作流程3. 实验步骤•列出实验的具体步骤和操作流程4. 实验结果分析•分析实验过程中的数据和观测结果•对实验结果进行解释和讨论5. 实验结论•给出实验的总结和结论6. 实验改进•提出对实验的改进建议和优化方案7. 参考资料•引用相关的文献和资料来源8. 附录•将实验过程中的数据、图表等附加在文末作为附录以上为一个大致的框架，具体内容根据实验的实际情况进行填写。
本实验报告使用Markdown格式，通过使用标题和列表等语法，使文章更加清晰易读。
注意，为了遵守规则，本文中不包含实际的字母、图片或网址。
希望这份指导对你有所帮助！数字秒表设计实验报告1. 引言•实验目的：本实验旨在设计一个数字秒表，用于测量时间，并掌握数字电路的设计原理和实践技能。
•实验意义：准确测量时间是科学研究和生产实践中的重要要求，数字秒表作为计时测量的常用工具，具有广泛的应用价值。
2. 设计原理•数字秒表的基本原理是利用稳定的时钟信号源产生时间基准，通过计数器、时钟分频电路和显示模块实现对时间的测量和显示。
3. 实验步骤1.首先确定秒表的最高位数，根据实际需求选择适当的位数。
2.设计计数器电路，使用计数器芯片进行计数，根据最高位数确定计数器的范围。
3.设置时钟分频电路，通过将时钟信号分频得到适合计数器工作的时钟频率。
4.连接计数器和时钟分频电路，确保二者能够正确配合。
5.设计显示模块，将计数器的输出转换为数字形式，用于显示具体的时间数值。
6.连接显示模块和计数器，进行正确的信号传递和信息显示。
7.进行测量和验证，检查秒表的测量准确性并进行调整。
4. 实验结果分析•对实验过程中的数据和观测结果进行分析•通过比较测量结果与标准时间的差异，评估秒表的准确性•分析秒表存在的潜在问题并提出解决方案5. 实验结论•总结实验设计和实验过程•归纳出实验结果和分析的要点•得出对设计的数字秒表的结论，包括准确性、可靠性和实用性等方面的评价6. 实验改进•针对实验中发现的问题，提出改进的建议和优化方案•探讨可能的改进措施，包括电路设计、算法优化、显示方式等方面的改进7. 参考资料•[1] 电子技术实验教程，XXX出版社•[2] 数字电路原理与设计，XXX出版社8. 附录•实验数据表格•电路图和连接图•实验中使用的元器件清单以上为数字秒表设计实验报告的大致框架，实验的具体内容和结果分析部分需要根据实际情况进行填写。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字秒表的设计与制作 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】电子技术综合课程设计课程：电子技术综合课程设计题目：数字式秒表所属院(系) 电气工程专业班级姓名学号：指导老师完成地点2011年 07 月 5 日任务书数字式秒表一、任务和要求：设计并制作一个数字式秒表，要求如下：1、用三位数码管及一个LED发光二极管显示秒表计时，格式如下：开机时数码管显示000，LED灯灭；当计时超过59秒时，LED灯亮；计到1分59秒时，过一秒，LED灯灭，同时数码管重新计时显示。
计时最小单位为秒。
2、具有如下功能键：开始/清零键：按第一下时计时开始，同时显示；按第二下，停止计时，恢复到初始状态；固定显示键：按第一下时，显示固定，但计时仍继续；再按下时，显示从新时间开始。
3、要求自制秒信号源。
4、设计并制作本电路所用直流电源。
二、提示和参考文献直流稳压电源见参考资料P23《数字电子技术实验任务书》实验六目录一前言 (3)二方案论证与对比选择 (4)总体框图 (5)方案一 (5)方案二 (6)三单元电路与总体电路设计 (6)+5v电源设计 (7)秒信号源设计 (8)加法计数器电路设计 (9)译码锁存电路设计 (10)显示电路设计 (11)手动复位开关设计 (12)四软件仿真 (12)Proteus软件的介绍 (12)电源仿真 (13)秒的信号源的仿真 (13)总体电路图 (14)五实验的装调和数据分析 (15)电源的装调 (15)整体电路的装调 (15)数据分析 (16)六总结与体会 (16)七附录： (17)整体电路图 (17)集成电路芯片管脚图及其功能 (18)元器件清单 (21)参考文献 (22)一前言电子技术综合课程设计是集电路分析、模拟电子技术、数字电子技术以及电路实验、模拟电子技术实验、数字电子技术实验等课程之后的一门理论与实践相结合的综合设计性课程，目的在于提高和增强学生对电子技术知识的综合分析与应用能力。
它包括选择课程、电子电路设计、组装、调试和编写总结报告等实践内容。
通过课程设计实现以下三个目标:第一，让学生初步掌握电子线路的试验、设计方法，即学生根据设计要求和性能参数，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能指标；第二，课程设计为后续的毕业设计打好基础。
毕业设计是系统的工程设计实践，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用，从已学过的定性分析、定量计算的方法，逐步掌握工程设计的步骤和方法，了解科学实验的程序和实施方法。
第三，培养学生勤于思考的习惯，同时通过设计并制作电子产类品，增强学生这方面的自信心及兴趣。
本课程设计介绍的是数字逻辑电路中以计数器集成电路为基础的数字式秒表，以电路的基本理论为基础，着重介绍电路的设计装调及性能参数的调试方法。
本课程设计应达到如下基本要求：（1）综合运用电子技术课程中所学的理论知识独立完成一个数字式秒表的设计。
（2）通过查阅手册和参考文献资料，培养分析和解决实际问题的能力。
（3）熟悉常用电子元器件的型号和特性，并掌握合理选用的原则。
（4）能熟练掌握一种当前流行的EDA软件（电子电路设计分析自动化软件），例如：protues软件。
（5）掌握电子电路的安装和调试技能。
（6）熟悉各类数字电子仪器的使用方法。
（7）学会撰写课程设计论文。
（8）培养严肃认真的工作作风和严谨的科学态度，培养团结合作的精神。
在数字式秒表电路的课程设计中，不仅得到了指导老师的关心和鼓励，而且得到了许多同学的无私帮助，在此表示衷心的感谢。
同时，因设计者水平有限，设计论文中错误在所难免，恳请不吝指教。
二方案论证与对比选择这次我们组设计的数字秒表实际上是一个计数及其一些简单的控制电路，对10HZ 频率的信号进行计数、锁存、清零及其显示。
对10H Z时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。
但是在要求不高的情况下也可用555定时器构成的信号源。
再对该信号进行分频使之成为有用信号及10Hz信号，再用计数器对其进行计数，用译码显示电路进行显示，即可完成。
该系统是否能满足最终要求最重要的是信号源产生的信号是否稳定，所以方案有以下两种：图1 数字式秒表组成框图方案一方案二方案一与方案二的区别在于方案一的进位输出信号先通过74LS48进行译码，译码输出信号再经过74LS373锁存后送达数码管，而方案二则是将进位信号先通过74LS373锁存器，再进行译码最后送到数码管显示。
单从设计角度来看，两者并无多大区别，但由于74LS373锁存器是8输入、8输出的，因此按照方案一的做法，就需要使用三只锁存器，而且有两只都只用了7个输入、输出端，不但线路连接复杂，而且所需芯片较多；第二种方案则不同，进位输出信号先经锁存时，一只74LS160只需要使用74LS373的4个输入、输出端，因此只需两只锁存器就可以完成这一功能，而且连线较方案一简单明了，因而选用方案二。
由于实验室没有CD4511，因此我们采用第二方案三单元电路与总体电路设计电源电源是最基本的也是比较重要的一部分电路，它的好坏直接影响整个电路的正常工作与否。
它一般设计步骤如下：1．用变压器得到可用的交流电。
2．经过整流二极管对其进行整流。
3．再用电容对其滤波。
4．4.最后用7805稳压系统对其进行稳压信号源其接法和电路图如图所示：555定时器是一种多用途的数字-模拟混合集成电路，用它能方便的构成施密特触发器、单稳态触器和多谐振荡器。
由于使用灵活方便，所以它在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域得到广泛的应用。
由555定时器构成的多谐振荡器电路如图所示。
图中的电阻与电容为定时器件，决定工作频率。
刚接通电源时，电容上的电压为零，由555定时器的结构得知，这是内部触发器Q=0，Vo=1；电源通过电阻给电容充电，Vc不断上升，电路处于暂稳态。
当它继续上升时，Vo变成低电平，电容放电，电路处于另一个暂稳态。
在不同的环境及不同的技术指标下所选用的电路原理一般是不同的。
在此次课设及其技术指标的要求下，由于石英振荡器产生的信号必须经过大量芯片进行分频，电路相当复杂，而且石英器件价格贵。
所以综合考虑应选用555定时器构成的多谐振荡器V i1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。
V i2（TR）：低电平触发端，简称低触发端，标志为TR。
R5KC1G1G3R dVC CVc o VoQR.V CO ：控制电压端。
V O ：输出端。
Dis ：放电端。
Rd ：复位端。
555定时器内含一个由三个阻值相同的电阻R 组成的分压网络，产生31V CC 和32V CC 两个基准电压；两个电压比较器C 1、C 2；一个由与非门G 1、G 2组成的基本RS 触发器（低电平触发）；放电三极管T 和输出反相缓冲器G 3。
Rd 是复位端，低电平有效。
复位后, 基本RS 触发器的Q 端为1（高电平），经反相缓冲器后，输出为0（低电平）。
为了使其输出较稳定的脉冲可以在7-2之间接一个二极管。
因我们需要秒的信号源，占空比为1/2。
由公式充电时间 T1=R1CLn2而放电时间 T2=R2CLn2.(a ) 555的逻辑符号(b ) 555的引脚排列图 555定时器逻辑符号和引脚输出脉冲的占空比为Q=R1/（R1+R2）当Q=1/2时，R1=R2电路的振荡周期为：T=T1+T2=（R1+R2）CLn2=1/2电容C=1uF代入数值得:R1=R2=。
加法计数器电路设计：计数器是数字系统中使用最多的时序电路。
它是由触发器和控制门组成。
它不仅可以用来计数，还可以用于数字系统的定时、分频执行数字运算等。
计数器的种类繁多，分类方法也有多种。
按计数器中的触发器翻转次序可分为异步和同步计数器；按计数器的编码方法分为二进制、十进制和其它进制计数器；按计数过程中的数字增减分为加法与减法计数器。
十进制电路图六进制计数器译码锁存电路设计在数字系统中常常需要将测量或处理的结果直接显示成十进制数.为此，首先将BCD码表示的结果送到译码器进行译码，用它的输出去驱动显示器件，由于显示器的工作方式不同，对译码器的要求也就不同，译码器的电路也不同。
显示电路设计：就是三个七段共阳数码管。
手动复位开关通过接入脉冲式开关及其上拉电阻来产生脉冲，再将JK触发器接成T触发器，这样保证了有单脉冲，之后电路状态必翻。
如图所示，J和K都必须接高电平保证触发器成为一个T触发器使之成为必翻电路。
当脉冲开关没按下时时钟信号是一个低电平;当脉冲开关按下时时钟信号由低电平变成高电平，导致Q也有相应的变化。
这样就可以手动控制电路状态。
电路图如下图所示：四软件仿真Proteus软件的介绍软件是英国Labcenter electronics公司出版的工具软件。
它不仅具有其它EDA 工具软件的仿真功能，还能仿真及外围器件。
它是目前最好的仿真单片机及外围器件的工具。
虽然目前国内推广刚起步，但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。
Proteus是世界上着名的EDA工具()，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。
是目前世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其处理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、、8086和MSP430等，2010年即将增加Cortex和DSP系列处理器，并持续增加其他系列处理器模型。
5V电源仿真秒信号源的仿真总体电路图仿真计数电路部分要求计数器从000状态开始计数直到计数到599后，计数器清零。
因此要用三片74LS160构成一个600进制的计数器。
我们先用两片74LS160构成100进制的计数器，这部分分别作为十分位和百分位。
把充当百分位的计数器的进位位接到十分位的EP和ET位，这样当最低位开始正常从0开始计数到9时，进位端会产生进位信号，这个进位信号的下跳沿使十分位的EP和ET位有效，则十分位也开始正常工作。
对于最高位的个位，用异步清零法构成一个六进制计数器。
当计数器正常工作时，计数器从0开始计数，当计数到6时，对应的Q3Q2Q1Q0为0110状态，由与非门反馈给MR置零端，使MR有效，使0110状态迅速变为0000状态。
因此计数器从0到5构成一个六进制的计数器。
整体的三片74LS160就构成了一个600进制的计数器。
对于74LS373的LE管脚来说，当LE=1时，译码器锁存；当LE=0时，译码器正常译码。
用74LS76构成T撇触发器控制计数器从而实现锁存/译码的功能。