AT89S51单片机最小系统组成及存储器的扩展

合集下载

第2章 AT89S51单片机硬件结构PPT课件

第2章 AT89S51单片机硬件结构PPT课件
图2-2 AT89S51双列直插封装方式的引脚
14
2.时钟引脚 (1)XTAL1(19脚):片内振荡器反相放大器和时钟发生器电
路输入端。用片内振荡器时,该脚接外部石英晶体和微调电 容。外接时钟源时,该脚接外部时钟振荡器的信号。 (2)XTAL2(18脚):片内振荡器反相放大器的输出端。当使 用片内振荡器,该脚连接外部石英晶体和微调电容。当使用 外部时钟源时,本脚悬空。 2.2.2 控制引脚 (1)RST (RESET,9脚) 复位信号输入,在引脚加上持续时间大于2个机器周期的高电 平,可使单片机复位。正常工作,此脚电平应 ≤ 0.5V。
节和页编程,现场程序调试和修改更加方便灵活; (2)数据指针增加到两个,方便了对片外RAM的访问过程; (3)增加了看门狗定时器,提高了系统的抗干扰能力;
9
(4)增加断电标志; (5)增加掉电状态下的中断恢复模式。 片内各功能部件通过片内单一总线连接而成(见图2-1),
基本结构依旧是CPU 加上外围芯片的传统微机结构。 CPU对各种功能部件的控制是采用特殊功能寄存器(SFR,
目的:本章学习,为AT89S51系统的应用设计打下基础。 在原理和结构上,单片机把微机的许多概念、技术与特点都
继承下来。用学习微机的思路来学习单片机。
2.1 AT89S51单片机的硬件组成 片内硬件组成结构如图2-1所示。把作为控制应用所必需的基本
功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性:
(1)8位微处理器(CPU); (2)数据存储器(128B RAM); (3)程序存储器(4KB Flash ROM); (4)4个8位可编程并行I/O口(P0口、P1口、P2口、P3口)
; (5)1个全双工的异步串行口; (6)2个可编程的16位定时器/计数器;

详细解读AT89S51存储器的结构

详细解读AT89S51存储器的结构

详细解读AT89S51存储器的结构AT89S51单片机存储器结构的特点之一是将程序存储器和数据存储器分开(称为哈佛结构),并有各自的对这两个不同的存储器空间的访问指令。

AT89S51的存储器空间可划分为如下4类。

1.程序存储器空间单片机能够按照一定的次序工作是由于程序存储器中存放了经调试正确的程序。

程序存储器可以分为片内和片外两部分。

AT89Ssl单片机的片内程序存储器为4 KB的Flash存储器,编程和擦除完全是电气实现,且速度快。

可使用通用的编程器对其编程,也可在线编程。

当AT89S51片内的4 KB的Flash存储器不够用时,用户可在片外扩展程序存储器,最多可扩展至64 KB。

2.数据存储器空间数据存储器空间分为片内与片外两部分。

AT89S51单片机内部有128 B的RAM(增强型的52子系列为256 B),用来存放可读/写的数据。

当AT89S51的片内RAM不够用时,又给用户提供了在片外可扩展至64 KB RAM的功能。

至于究竟扩展多少RAM,则根据用户实际需要来定。

3.特殊功能寄存器(SFR,Special Function Register)特殊功能寄存器实际上是AT89S51片内各功能部件的控制寄存器及状态寄存器。

SFR综合反映了整个单片机基本系统内部实际的工作状态及工作方式。

4.位地址空间AT89S51单片机内共有211个可寻址位,构成了位地址空间。

它们位于内部RAM(共128位)和特殊功能寄存器区(共83位)中。

程序存储器空间程序存储器是只读存储器(ROM),用于存放程序和表格之类的固定常数。

AT89S51单片机的片内程序存储器为4 KB的Flash存储器,地址范围为0000H~0FFFH。

AT89S51有16位地址线,可外扩的程序存储器空间最大为64KB,地址范围为0000H~FFFFH。

片内与片外扩展的程序存储器在使用时应注意以下问题:(1)整个程序存储器空间可以分为片内和片外两部分,CPU究竟是访问片内的还是片外的程序存储器,可由EA(的反)引脚上所接的电平来确定。

第2章AT89S51单片机硬件结构

第2章AT89S51单片机硬件结构

TXD
INT0 INT1 T0 T1 WR RD
串行数据发送
外部中断 0 申请 外部中断 1 申请 定时器/计数器 0 计数输入 定时器/计数器 1 计数输入 外部RAM写选通 外部RAM读选通
11
控制信号引脚


RST/VPD(9引脚):RST为复位信号输入端。
当RST端保持2个机器周期以上高电平时,单片机完成复位操作。 第二功能VPD为内部RAM的备用电源输入端。当主电源VCC发生 断电,降到一定电压值时,可通过VPD为单片机内部RAM提供电 源,以保护片内RAM中的信息不丢失,上电后能继续正常运行。 ALE / PROG (30引脚) : ALE为地址锁存允许信号 在系统扩展时,ALE用于控制把P0口输出的低8位地址送入锁存 器锁存起来,以实现低8位地址和数据的分时传送。
CPU是单片机内部的核心部件,完成运算和控制操作。包括运 算器、控制器以及若干寄存器等部件组成

运算器
以算术逻辑单元ALU为核心,加上累加器ACC、寄存器B、暂存器 TMP1和TMP2、 程序状态寄存器PSW、十进制调整电路及专门用
于位操作的布尔处理机组成的。
功能:实现数据的算术逻辑运算,位变量处理和数据传送操作。
可编程I/O
内中断
外中断 控制
并行口
4
89S51单片机的基本组成 一个8位 的微处理器CPU。 片内数据存储器(RAM128B/256B):
用以存放可以读/写的数据,如运算的中间结果、最终 结果以及欲显示的数据等。
片内程序存储器Flash ROM(4KB/8KB):
用以存放程序、一些原始数据和表格。但有一些单
片机内部不带ROM/EPROM,如8031、8032、80C31等。

第2章 AT89S51单片机系统结构和

第2章  AT89S51单片机系统结构和

技术凝聚实力 专业创新出版
2.2.1 8051结构

如图所示为8031、8051、8751的内部总体结构,该结构按功能可划分为8个组成部 分,它们是通过片内单一总线连接起来的。 微处理器(CPU); 数据存储器(RAM); 程序存储器(ROM/EPROM); 特殊功能寄存器(SFR); I/O口; 串行口; 定时器/计数器及中断系统。


当AT89S51工作于节电模式时,CPU进入睡眠模式,但是 所有的端口仍然保持工作状态。节电模式能够通过软件 进入,在这个模式下,所有的内存数据和特殊功能寄存 器的值均保持不变。节电模式能够被任何使能的中断和 硬件复位所结束。 当节电模式是由于硬件复位结束时,程序将从其进入节 电模式的指令继续执行,为了避免在外部引脚有不可预 测的输出,最好不要将写外部端口操作和读取外部内存 放在节电模式指令后的下一步操作。
技术凝聚实力 专业创新出版
2.2.4 特殊寄存器组(SFR)


AT89S51单片机中的特殊功能寄存器(SFR)是非常重要 的内存单元,对于单片机的工程技术人员来说,理解了 SFR也就基本掌握了AT89S51单片机。 AT89S51单片机的SFR包括内部的I/O口锁存器、累加器、 定时器、串行口、中断等各种控制寄存器和状态寄存器, 共26个SFR,它们离散地分布在80H~0FFH的SFR地址空间 内,其余空缺内存位置为保留空间,为将来单片机内核 升级使用,特殊功能寄存器名及对应的地址


SP是一个8为的SFR,它用来指示出堆栈顶部在内部RAM 块中的位置。系统复位后SP的值为07H,若不对SP设置 初值,则堆栈在08H开始的区域,为了不占用工作寄存 器R0~R7的地址,一般在编程时应设置SP的初值。 数据进入堆栈前,SP加1(成为压栈);数据从堆栈中 取出(成为出栈)后,SP减1。

单片机原理及应用第2章AT89s51单片机的 硬件结构

单片机原理及应用第2章AT89s51单片机的 硬件结构
P0W
AD0 控制 地址/数据
BUF2
D
Q
锁存器
C
Q
1 0
多路开关
读引脚
P0R2
BUF1
图1、P0口内部结构
Vcc
P00
说明: 1、当控制信号为0时,P0口做双 输向出I/锁O口存,器为漏极开路(三态) 2、两控个制输信入号缓为冲1时器,(BUPF01口和为BU地F2)址/ 推数拉据式复I/用O驱总线动器
2.2.3 I/O口引脚 P0:双向8位三态口,A7~A0/D7~D0,开漏输出,
作为输出口时,须外加上拉电阻,可驱动8个 TTL负载。
P1,P2,P3:
8位准双向口,片内有上拉电阻,作输入口 时,须先写入“1”,可驱动4个TTL负载。
P1:通用I/O
P2:I/O口/A15~A8
P3:I/O口/第二功能
多路开关
1) 功能:用于控制选通I/O方式
3、还P是0R地1为址读/数锁据存输器出信方号式, 2) 方执式行控“制AN:L由P内0,部#0控FH制”信时号
产该生信号有效
4、P0R2为读引脚信号,执行 “MOV A,P0”时该信号有效
6、读引脚(端口)时,输出 锁存器应为“1”
P0口:
作输出口时,外须接上拉电阻,才能输出“1” P0~P3作为输入口使用时,必须先向其锁存器写入
2.4.3 特殊功能寄存器(SFR)
26个:80H~FFH, 有些SFR可以进行位寻址
这里简单介绍一些SFR 1.堆栈指针SP
①SP:8位, 指示栈顶
7FH 片内RAM
SP
XX
②向上生长型
PUSH后,(SP)+1SP POP后,(SP)-1SP
堆栈

AT89S51单片机简介

AT89S51单片机简介

AT89S51单⽚机简介⼀、AT89S51单⽚机简介AT89S51 为ATMEL 所⽣产的可电⽓烧录清洗的8051 相容单芯⽚,其内部程序代码容量为4KB (⼀)、AT89S51主要功能列举如下:1、为⼀般控制应⽤的8 位单芯⽚2、晶⽚内部具时钟振荡器(传统最⾼⼯作频率可⾄12MHz)3、内部程式存储器(ROM)为4KB4、内部数据存储器(RAM)为128B5、外部程序存储器可扩充⾄64KB6、外部数据存储器可扩充⾄64KB7、32 条双向输⼊输出线,且每条均可以单独做I/O 的控制8、5 个中断向量源9、2 组独⽴的16 位定时器10、1 个全多⼯串⾏通信端⼝11、8751 及8752 单芯⽚具有数据保密的功能12、单芯⽚提供位逻辑运算指令(⼆)、AT89S51各引脚功能介绍:VCC:Array AT89S51 电源正端输⼊,接+5V。

VSS:电源地端。

XTAL1:单芯⽚系统时钟的反相放⼤器输⼊端。

XTAL2:系统时钟的反相放⼤器输出端,⼀般在设计上只要在XTAL1 和XTAL2上接上⼀只⽯英振荡晶体系统就可以动作了,此外可以在两引脚与地之间加⼊⼀20PF 的⼩电容,可以使系统更稳定,避免噪声⼲扰⽽死机。

RESET:AT89S51的重置引脚,⾼电平动作,当要对晶⽚重置时,只要对此引脚电平提升⾄⾼电平并保持两个机器周期以上的时间,AT89S51便能完成系统重置的各项动作,使得内部特殊功能寄存器之内容均被设成已知状态,并且⾄地址0000H处开始读⼊程序代码⽽执⾏程序。

EA/Vpp:"EA"为英⽂"External Access"的缩写,表⽰存取外部程序代码之意,低电平动作,也就是说当此引脚接低电平后,系统会取⽤外部的程序代码(存于外部EPROM中)来执⾏程序。

因此在8031及8032中,EA引脚必须接低电平,因为其内部⽆程序存储器空间。

如果是使⽤8751 内部程序空间时,此引脚要接成⾼电平。

第8章 外部存储器的扩展

第8章 外部存储器的扩展

Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
62128
Vcc WE A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 11
采用线选法外扩3片6264RAM的接口电路
思考一下:3片6264RAM的各自所占的地址空间?
12
采用译码法外扩4片62128RAM的接口电路
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
27128
Vcc PGM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
27256
Vcc A14 A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
目前常用的编程方法主要有两种:一种是使用通用编
程器编程,比如RF1800,另一种是使用下载型编程器进 行编程。下面介绍如何对AT89S51片内的Flash存储器进 行编程。
23
23
AT89C5X与AT89LV5X之间的主要区别: 1.AT89LV5X工作电压为2.7~6V,可在低电压条件下工作。
24 。 2. AT89LV5X振荡器的最高频率为12MHz,而AT89C5X振荡器的最高频率为24MHz
17
MCS-51
P2.7-2.0
P0.7-0.0
ALE
W
R
D R
D7-D0
74LS138
74LS373
A
B
C
G2B
G2A
G
1
G
ቤተ መጻሕፍቲ ባይዱ

AT89S51单片机硬件结构

AT89S51单片机硬件结构

2.2 AT89S51的引脚功能
要想使用单片机就要了解其各个引脚的功能,先了 解引脚,牢记各引脚的功能。
AT89S51与51系列中各种型号芯片的引脚互相兼 容。目前多采用40只引脚双列直插,如图2-2。此外 ,还有44引脚的PLCC和TQFP封装方式的芯片。 引脚按其功能可分为如下3类: (1)电源及时钟引脚—VCC、VSS;XTAL1、XTAL2。 (2)控制引脚— PSEN*、ALE/PROG*、EA*/VPP、 RST(RESET) (3)I/O口引脚——P0、P1、P2、P3,为4个8位I/O 口
的双向I/O口,需外接上拉电阻,每 根线可独立定义输入或输出,也可以 作为地址线或数据线使用。 ✓ P1口(1-8):是一个带内部上拉电 阻的8位准双向I/O口.连接外围负载 时不需外接上拉电阻。
89S51单片机及其引脚
2.2 AT89S51的引脚功能
➢ 并行的I/O口: P2口(21-28):是一个带
➢中断系统 具有6个中断源,2级中断优先权。 ➢定时器/计数器 2个16位定时器/计数器(52子系列有3个),4种 工作方式。 ➢ 1个看门狗定时器WDT 当CPU由于干扰使程序陷入死循环或跑飞时,WDT 可使程序恢复正常运行。
➢串行口 1个全双工的异步串行口,4种工作方式。可进行 串行通信,扩展并行I/O口,还可与多个单片机 构成多机系统。 ➢P0口、P1口、P2口和P3口 4个8位并行I/O口。 ➢ 特殊功能寄存器(SFR) 26个,对片内各功能部件管理、控制和监视。是 各个功能部件的控制寄存器和状态寄存器,映射 在片内RAM区80H~FFH内3Βιβλιοθήκη 钟电路ROMT0 T1
RAM 定时计数器
CPU
并行接口 串行接口
中断系统

第三章 AT89S51单片机的结构和原理

第三章 AT89S51单片机的结构和原理
VCC RP1
1 2 3 4 5 6 7 8 9 RESPACK-8 1K*8 P17 P16 P15 P14 P13 P12 P11 P10 P14 8 7 6 5 4 3 2 1
U1
P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 P3.7/RD P3.6/WR P3.5/T1 P3.4/T0 P3.3/INT1 P3.2/INT0 P3.1/TXD P3.0/RXD P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 P0.7/AD7 P0.6/AD6 P0.5/AD5 P0.4/AD4 P0.3/AD3 P0.2/AD2 P0.1/AD1 P0.0/AD0 17 16 15 14 13 12 11 10 28 27 26 25 24 23 22 21 32 33 34 35 36 37 38 39
读引脚
读引脚
图3-3 P0口的一位结构图
图3-4 P1口的一位结构图
单片机的引脚(P0口)

P0.0—P0.7: 双向I/O (内置场效应管上拉) 寻址外部程序存储器时分时作为双向8位数据口 和输出低8位地址复用口;不接外部程序存储器 时可作为8位准双向I/O口使用。
读锁存器 2 地址/数据 控制 =0 0 3 0
5V K
22μF C1 RST
AT89S51
K R2 200Ω
R1 AT89S51 1KΩ
R2 1KΩ
22μF C1
R1 AT89S51 1KΩ
(a)上电复位电路
(b)按键电平复位电路 图3-14 复位电路
(c)按键脉冲复位电路
第五节 I/O口应用举例

第2章 AT89S51单片机硬件结构

第2章 AT89S51单片机硬件结构

P3 P2
10
2. 2 AT89S51单片机的引脚与功能
11
2. 2 AT89S51单片机的引脚与功能
总结:外ROM占用单片机的三个控制脚
外RAM借用P3.6/WR P3.7/RD 做写读信号输出脚 逻辑符号
vcc vss P1 P3 晶振
P0 P2
DBUS/ABUS分时复用 ABUS高8位 (16地址线、8数据线)
25
2.4 AT89S51存储器的结构
三.区别四空间地址的三种方法 1.用/EA区别内外ROM /EA=0时(接地),CPU从外ROM取指执行(内ROM)不用 /EA=1时(接+5V),CPU从内ROM取指执行,但当地址>4KB 时,转而从外ROM取指执行(前4K浪费掉) 2.三种不同指令,使CPU分别指向(访问)四个不同的地址空 间之一 ①CPU—内RAM 使用MOV指令:使用8位地址码; 该指令不产生外部读写信号 ②CPU—外RAM 使用MOVX指令;一般使用16位地址码 该指令产生读/写信号之一 P3.6/WR—写外RAM P3.7/RD—读外RAM
控制器
振荡器
XTAL1 OSC C1 C2 XTAL2
P3口驱动器
P1口驱动器
P3口 锁存器
P1口 锁存器
I/O口
P3.0~P3.7 P1.0~P1.7
13
2. 3 AT89S51的CPU
中央处理器(CPU)
CPU由运算器和控制器组成,它是单片机的核心,完成 运算和控制操作。 一. 运算器 运算器:运算器的核心是ALU 另外三个:ACC.B.PSW 功能: 1.ALU可完成 + - * / —四则 与、或、非、异或—逻辑 其他:加1、减1、比较、移位

AT89S51 单片机的硬件组成_单片机原理及接口技术(第2版)_[共2页]

AT89S51 单片机的硬件组成_单片机原理及接口技术(第2版)_[共2页]

14 第2

AT89S51单片机的片内硬件结构 【内容概要】本章介绍AT89S51单片机的片内硬件结构。

读者应牢记AT89S51单片机的片内硬件结构,以及片内外设资源的基本功能及工作原理,重点掌握AT89S51单片机的存储器结构、常见的特殊功能寄存器的基本功能以及复位电路与时钟电路的设计,掌握单片机最小系统的概念。

最后介绍低功耗节电模式。

本章的学习目的是为单片机应用系统的硬件设计打下基础。

单片机应用的特点是编写程序来控制硬件电路,所以,读者应首先熟知并掌握AT89S51单片机片内硬件的基本结构和特点。

2.1 AT89S51单片机的硬件组成
AT89S51单片机片内硬件结构如图2-1所示,它把那些作为控制应用所必需的基本外围部件都集成在一个集成电路芯片上。

AT89S51单片机具有如下部件及特性。

图2-1 AT89S51单片机片内结构
(1)8位CPU。

(2)数据存储器(128B RAM)。

(3)程序存储器(4KB Flash ROM)。

浅析AT89S51单片机最小系统的设计与制作

浅析AT89S51单片机最小系统的设计与制作

浅析AT89S51单片机最小系统的设计与制作作者:杨美荣来源:《职业·中旬》2011年第04期单片机最小系统,是指用最少的元件组成以单片机为核心元件的可以正常工作具有特定功能的单片机系统,是单片机产品开发的核心电路。

下面我们设计单片机最小系统,实现的功能为八路流水灯,同时应具有上电复位和手动复位功能,并且使用单片机片内程序存储器存放用户程序。

一、原理图的设计对51系列单片机来说,单片机要正常工作,必须具有五个基本电路:电源电路、时钟电路、复位电路、程序存储器选择电路、外围电路。

因此,单片机最小系统一般应该包括单片机、晶振电路、复位电路、外围电路等。

1.电源电路单片机芯片的第40脚为正电源引脚VCC,一般外接+5V电压。

第20脚为接地引脚GND。

2.时钟电路设计单片机是一种时序电路,必须要有时钟信号才能正常工作。

芯片的18脚(XTAL2)、19脚(XTAL1)分别为片内反向放大器的输出端和输入端,只要在18脚(XTAL2)和19脚(XTAL1)之间接上一个晶振,再加上2个30PF的瓷片电容即可构成单片机所需的时钟电路。

注意,当采用外部时钟时,19脚(XTAL1)接地,18脚(XTAL2)接外部时钟信号。

3.复位电路的设计单片机芯片的第9脚RST(Reset)是复位信号输入端。

在开机或工作中因干扰而使程序失控,或工作中程序处于某种死循环状态等情况下都需要复位。

MCS-51系列单片机的复位靠外部电路实现,信号从RST引脚输入,高电平有效,只要保持RST引脚高电平2个机器周期,单片机就能正常复位。

常见的复位电路有上电复位电路和按键复位电路二种。

4.程序存储器选择电路单片机芯片的第31脚(EA)为内部与外部程序存储器选择输入端。

当EA引脚接高电平时,CPU先访问片内4KB的程序存储器,执行内部程序存储器中的指令,当程序计数器超过0FFFH时,将自动转向片外程序存储器,既是从1000H地址单元开始执行指令;当EA引脚接低电平时,不管片内是否有程序存储器,CPU只访问片外程序存储器。

单片机第八章 AT89系列单片机系统的扩展z1

单片机第八章 AT89系列单片机系统的扩展z1
#2存储器端口地址:A=1(P2.6=1),B=0(P2.7=0) ,C=0:选中#2存储器,所以#2存储器的端口地址为: 4000H~7FFFH。
8.2.3 数据存储器的扩展
1.数据存储器概述 数据存储器即随机存取存储器,用于存放可随时修改的
数据信息。它与ROM不同,对RAM可以进行读、写两种操作 。RAM为易失性存储器, 断电后所存信息立即消失。
2
2.片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时,必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址,故扩展时还应加一个地址 锁存器,构成一个三片最小系统,如图8-1b所示。该 图中74LS373为地址锁存器,用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】:
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间, 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时,就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的,其片外数据存储器的空间可达64 KB, 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时,则需进行数据存储器的扩展。

AT89S51单片机的硬件结构

AT89S51单片机的硬件结构
1.电源引脚 (1)Vcc(40脚):+5V电源; (2)Vss(20脚):接地。
2.时钟引脚
(1)XTAL1(19脚):如果采用外接晶体振荡器时,此 引脚应接地。
(2)XTAL2(18脚):接外部晶体的另一端。 2.2.2 控制引脚 提供控制信号,有的引脚还具有复用功能。
(1) RST/VPD(9脚):复位与备用电源。
第2章 AT89S51单片机的硬件结构
2.1 AT89S51单片机片内部结构
各功能部件介绍:
1.CPU(微处理器) 8位微处理器 2.数据存储器(RAM) 片内为128个字节 3.程序存储器 AT89S51 4KB Flash ROM 4.中断系统 6个中断源、2级优先级; 5.定时器/计数器 2个可编程的16位定时器/计数器 6. 串行口 1个全双工的异步串行口,四种工作方式。
2.5.3 P2端口 字节地址为A0H,位地址A0H~A7H。
在实际应用中,因为P2口用于提供高位地址,有 一个多路转接开关MUX。但MUX的一个输入端不再是 “地址/数据”,而是单一的“地址”,因为P2口只作 为地址线使用。 当P2口用作为地址线使用时,多路转接开关应接 向“地址”端。正因为只作为地址线使用,口的输出 用不着是三态的,所以,P2口也是一个准双向口。 P2口也可作为通用I/O口使用,这时,多路转接开 关接向锁存器Q端。
44只引脚方形封装方式(4只无用)
40只引脚按功能分为3类:
(1)电源及时钟引脚: Vcc、Vss;XTAL1、XTAL2。
(2)控制引脚: PSEN*、EA* 、ALE、RESET (即 RST)。 (3)I/O口引脚:P0、P1、P2、P3,为4个8位I/O口 的外部引脚。
2.2.1 电源及时钟引脚

AT89S51单片机的硬件结构

AT89S51单片机的硬件结构

第二章 AT89S51 单片机的硬件结构第二章 AT89S51 单片机的硬件结构本章“从内到外”主要讲述关于AT89S51单片机的一些基础知识。

首先介绍AT89S51单片机的组成、CPU 、存储器组织以及特殊功能寄存器(SFR),然后,详细讲解了AT89S51的引脚分布及其功能;最后,讨论了使用AT89S51单片机时的时钟和复位电路。

2.1 AT89S51 单片机的组成如前所述,AT89S51单片机与MCS-51完全兼容,内部的结构如图2.1所示:从功能上分,它包括如下部件:一个8位中央处理器(CPU);4K可在线编程Flash ;128字节RAM与特殊功能寄存器;2个16位定时/计数器;中断逻辑控制电路;一个全双工串行接口(UART);32条可编程的I/O口线;另外,还包括一些寄存器如程序计数器PC 、程序状态寄存器PSW 、堆栈指针寄存器SP 、数据指针寄存器DPTR等部件。

2.2 AT89S51 单片机 CPU 的结构CPU是单片机的核心,它主要由运算器(ALU)、时序控制逻辑电路(控制器)以及各种寄存器等部件组成。

( 1 )运算器的功能是进行算术和逻辑运算。

它主要由算术逻辑单元ALU(Arithmetic Logic Unit)和寄存器组成,实现“加、减、乘、除、比较”等算术运算和“与、或、异或、求补、循环”等逻辑操作。

运算器中还包含一个布尔处理器,可以执行置位、清零、求补、取反、测试、逻辑与、逻辑或等操作,为单片机的应用提供了极大的便利。

( 2 )控制器的主要功能是产生各种控制信号和时序。

在CPU内部协调各寄存器之间的数据传送,完成ALU的各种算术或逻辑运算操作;在CPU访问外部存储器或端口时,提供地址锁存信号ALE、外部程序存贮器选通信号PSEN以及读(/RD)、写(/WR)等控制信号。

( 3 )寄存器。

CPU中还有一些寄存器,如累加器(ACC)、程序状态字(PSW)、B寄存器、程序计数器PC 、堆栈指针(SP)、指令寄存器(IR)等,这些寄存器有的在片内特殊功能寄存器空间有地址映像,它们既可看作CPU的寄存器,也可看作具有确定单元的存储单元。

单片机应用和原理课件 AT89S51单片机外部存储器的扩展 演示文稿

单片机应用和原理课件 AT89S51单片机外部存储器的扩展 演示文稿
2.译码法 使用译码器对AT89S51单片机的高位地址进行译码,译码 输出作为存储器芯片的片选信号。此方法能有效地利用存储 器空间,适于多芯片的存储器扩展。常用译码器芯片有 74LS138(3-8译码器)、74LS139(双2-4译码器)和 74LS154(4-16译码器)。
12
若全部高位地址线都参加译码,称为全译码;若仅部分高 位地址线参加译码,称为部分译码。部分译码存在着部分存 储器地址空间相重叠的情况。
1.线选法 是直接利用系统的某一高位地址线作为存储器芯片(或I/O
接口芯片)的“片选”控制信号。为此,只需要把用到的 高位地址线与存储器芯片的“片选”端直接连接即可。
1. 线选法 优点:电路简单,不需另外增加地址译码器硬件电路,体 积小,成本低。
缺点:可寻址的芯片数目受限制。另外,地址空间不连续, 每个存储单元的地址不唯一,这会给程序设计带来不便,适 用于外扩芯片数目不多的系统。
2
8.1 系统扩展结构 AT89S51采用总线结构,使扩展易于实现,系统并行扩 展结构如图8-1所示。
图8-1 AT89S51单片机的系统并行扩展结构
3
由图8-1可看出,系统扩展主要包括存储器扩展和I/O接口 部件扩展。
AT89S51存储器扩展即包括程序存储器扩展又包括数据 存储器扩展。AT89S51采用程序存储器空间和数据存储器空 间截然分开的哈佛结构。扩展后,形成了两个并行的外部存 储器空间。
15
(2)74LS139 双2-4译码器。这两个译码器完全独立,分别有各自的数 据输入端、译码状态输出端以及数据输入允许端,引脚如图 8-4,真值表如表8-2(只给出其中的一组)。
图8-4 74LS139引脚
16
以74LS138为例,如何地址分配。 例如,要扩8片8KB的RAM 6264,如何通过74LS138把 64KB空间分配给各个芯片? 由74LS138真值表可知,把G1接到+5V,G2A* 、 G2B* 接地,P2.7、P2.6、P2.5(高3位地址线)分别接74LS138 的C、B、A端,对高3位地址译码,译码器8个输出Y7* ~ Y0* ,分别接到8片6264的各 “片选”端,实现8选1的片选。 低13位地址(P2.4~P2.0,P0.7~P0.0)完成对选中的 6264芯片中的各个存储单元的“单元选择”。这样就把 64KB存储器空间分成8个8KB空间了。

第6章 AT89S51单片机并行扩展技术

第6章  AT89S51单片机并行扩展技术

单片机实用教程第6章AT89S51单片机并行扩展技术本章主要内容1、AT89S51系统扩展概述2、扩展外部ROM3、扩展外部RAM4、扩展并行I/O口一、并行扩展的内容1、外部的程序存储器2、外部的数据存储器3、I/O口扩展二、并行扩展的三总线1、地址总线(AB)P0(低8位):A0-A7P2(高8位):A8-A152、数据总线(DB)P0口8位的数据线(分时复用)3、控制总线(CB)(1)ALE:地址所存允许。

控制P0口分时复用。

地址数据ALE(2)PSEN:外ROM读选通信号。

用于片外程序存储器的读选通控制,一般与外部程序存储器的输出允许端OE相连。

(3)WR(P3.6口的第二功能):用于外部数据存储器或I/O口的写选通控制,一般与所扩展芯片的写允许WE端相连。

(4)RD(P3.7口的第二功能):用于外部数据存储器或I/O口的读选通控制,一般与所扩展芯片的输出允许OE端相连。

三、AT89S51并行扩展三总线电路的实现一、ROM分类1、Mask ROM(掩膜)2、OTPROM(Only Time Programmable一次性编程)3、EPROM(Erasable PROM)4、EEPROM(Electrically EPROM)5、Flash ROM二、EPROM芯片三、EPROM与AT89S51单片机典型连接电路表6-1 2764工作方式1、芯片的高位地址线(A8~A15)直接与单片机的P2口相连,低位地址(A0~A7)通过地址锁存器接到P0口。

2、芯片的数据线直接接到P0口。

3、芯片的片选接地,输出允许控制OE用单片机PSEN控制。

单片机的ALE接锁存器的控制端。

4、芯片、锁存器、单片机的其它控制线接有效信号。

一、RAM分类1、静态RAM2、动态RAM二、常用RAM芯片三、外RAM操作指令(1)MOVX A,@Ri ;(Ri)→A (2)MOVX A,@DPTR ;(DPTR)→A (3)MOVX @Ri,A ;A→(Ri)(4)MOVX @DPTR,A ;A→(DPTR)四、SRAM与AT89S51的典型连接电路表6-36264工作方式地址空间范围:6264的地址线只有13根,高3位地址线对其不影响,0000H和8000H都可以访问到6264的第一个单元,这种现象称为地址重叠。

第2章 AT89S51单片机的片内硬件结构

第2章 AT89S51单片机的片内硬件结构
13
2.2.2 控制引脚
控制引脚提供控制信号,有的引脚还具有复用功能。 (1)RST(RESET,9脚)
复位信号输入端,高电平有效。在此引脚加上持续 时间大于2个机器周期的高电平,就可使单片机复位。在 单片机正常工作时,此引脚应为≤0.5V的低电平。
当看门狗定时器溢出输出时,该引脚将输出长达96 个时钟振荡周期的高电平。
有4种工作方式。
8
(7)4个8位的并行口:P0口、P1口、P2口和P3口。 (8)特殊功能寄存器(SFR):共有26个特殊功能寄 存器,用于CPU对片内各外围部件进行管理、控制和监 视。特殊功能寄存器实际上是片内各外围部件的控制寄 存器和状态寄存器,这些特殊功能寄存器映射在片内 RAM区的80H~FFH的地址区间内。 (9)1个看门狗定时器WDT,当单片机由于干扰而使 程序陷入死循环或跑飞状态时,可引起单片机复位,使 程序恢复正常运行。
AT89S51单片机具有如下外围部件及特性: (1)8位CPU; (2)数据存储器(128B RAM); (3)程序存储器(4KB Flash ROM); (4)4个8位可编程并行I/O口(P0口、P1口、P2口和P3 口); (5)2个可编程16位定时器/计数器;
(6)1个通用的全双工的异步收发串行口(UART); (7)中断系统具有5个中断源、5个中断向量; (8)特殊功能寄存器(SFR)26个; (9)1个看门狗定时器(WDT);
15
当EA =,只读取外部的程序存储器中的内容,读取 的地址范围为0000H~FFFFH,片内的4KB Flash 程序 存储器不起作用。
VPP为该引脚的第二功能,在对片内Flash进行编程 时,VPP引脚接入编程电压。
16
(3)ALE/PROG(Address Latch Enable/PROGramming ,30脚)

第2章 AT89系列单片机的硬件体系结构(结构、引脚、存储器配置、专用寄存器、时钟与时序、工作方式)

第2章 AT89系列单片机的硬件体系结构(结构、引脚、存储器配置、专用寄存器、时钟与时序、工作方式)

2021/8/1
3
2.1 AT89系列单片机概述
2.1.1 AT89系列单片机简介
AT89系列单片机是与MCS—51系列单片机兼容 的低功耗高性能8位Flash单片机。它是在MCS-51 的技术内核为主导的基础上倾注了ATMEL公司优良 技术进行新的设计和开发,使之功能更强、更具特色, 尤其是AT89S系列单片机具有在系统可程序设计功能, 使生产维护更加方便灵活。
当CPU访问64KB的外部数据存储器时,就用
DPTR作地址指针,存放外部内存的地址;
当CPU访问64KB的程序存储器时,DPTR用作基
址寄存器。
CPU也可单独对DPH、DFra bibliotekL操作,即将DPTR分成
两个寄存器使用。
2021/8/1
21
2.3 AT89系列单片机的存储器
结构AT89系列单片机采用哈佛结构,有单独的程序存储器和
(2) 堆栈指针SP 堆栈指针SP(stack pointer)是一个8位特殊功能寄存器。
它指示出堆栈顶部在内部RAM中的位置。系统复位后,SP初 始化为07H,使得堆栈事实上由08H单元开始。考虑到08H ~1FH单元分属于工作寄存器区1~3,若程序设计中要用到 这些区,则最好把SP值改置为1FH或更大的值如60H。
处理情况。
例如:有一个单片机型号为“AT89C51—12PI”,
则表示意义为该单片机是 ATMEL公司的Flash单片
机,内部是CMOS结构,速度为12 MHz,封装为塑
封DIP,是工业用产品,按标准处理工艺生产。
2021/8/1
9
2.2 AT89系列单片机的结构原
2.2理.1 AT89系列单片机的基本组成
2021/8/1
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第五章A T89S51单片机最小系统组成及存储器的扩展本章主要讲述了单片机系统的最小组成以及各种存储器电路的扩展方法,特别对GAL译码方法进行了讨论。

5.1 单片机最小系统组成能使单片机工作的最少器件构成的系统称为单片机的最小系统。

对于AT89S51单片机,由于其内部有4K可在线编程的Flash存储器,用它组成最小系统时,不需机外扩程序存储器,只要有复位电路和时钟电路即可,因此,由A T89S51单片机组成的最小系统如图5.1所示:图5.1是一个实际应用的最小系统,74HC14可以提高复位的可靠性;另外,当P0用作I/O口时,需要接10k~20k 的上拉电阻。

5.2 单片机的时序时序就是进行某种操作时,各种数据、控制信号先后出现的顺序。

单片机的工作时序是个很重要的概念,了解时序是进行硬件电路设计的第一步5.2.1 单片机取指和执行时序运行单片机程序时,总是按照取指、译码、执行,再取指、再译码、再执行的顺序进行。

为了说明CPU的时序,把12个振荡周期称为一个机器周期,2个振荡周期被称为一个状态(state),每个状态中,前一个振荡周期被称为相(Phase)1,第二个振荡周期被称为相(Phase)2,这样任何一个振荡周期都可以用SiPj(i=1~6;j=1~2)来表示。

ALE信号总是在一个机器周期的S1P2、S2P1和S4P2、S5P1被激活。

单周期指令总是从S1P2开始取指,当操作码被锁存到指令寄存器时,如果是双字节指令,在同一机器周期的S4读第二个字节代码;如果是个单字节指令,在S4仍会读一次,但这次读到的内容将被忽略或丢弃。

在任何情况下,指令都是在S6P2执行完毕。

单周期、单字节指令和单周期、双字节指令的取指、执行过程如图5.2的(A)、(B)所示。

A T89S51单片机的指令中,大多数指令都是单周期或双机器周期指令,只有乘法指令(MUL,multiply)和除法指令(DIV,divide)需要四个机器周期才能完成。

单字节双周期指令的取指、执行时序如图5.2(C)所示。

共有四次取指,但只有第一次是有效的,后三次都被丢弃。

在这类指令中,有一个例外,即MOVX 指令,它的取指和执行时序如图5.2 (D)所示,当读取和执行MOVX指令时,在第二个机器周期的没有了两次取指操作,并且,在第二个机器周期的S1P2、S2P1期间,ALE信号也不会出现。

5.2.2 单片机访问外部存储器的时序单片机外部的存储器可分成两种,即程序存储器和数据存储器,程序存储器一般都是只读,而数据存储器则可读、写。

由于单片机系统中外部数据存储器和I/O端口是统一编址的,读、写外部数据存储器的时序和读写I/O 端口的时序完全一样。

A T89S51单片机片内有4k可在线编程的程序存储器,当程序超过4K时,就必须扩展外部程序存储器,AT89S51单片机最大可扩展64K的外部程序存储器。

当单片机CPU从外部程序存储器取指令时,PCH(A15~A8)由P2口输出;PCL(A7~A0)由P0口输出,读取的指令代码也由P0口输入,此时,P0分时复用作地址/数据总线,为了将P0口的地址/数据信息分开,单片机同时输出一个地址锁存允许信号ALE(Address Latch Enable),用于锁存P0口的地址信息。

AT89S51单片机外部程序存储器的读时序可分成两种情况,即读MOVX类指令时的情况和读其它类指令的情况,具体的时序如图 5.3(a)、(b)所示。

当读取的不是MOVX类指令时,读外部程序存储器时序如图5.3(a)所示。

每一个机器周期中,地址锁存允许信号ALE两次有效,在ALE由高变低时,出现在P0口的信息总是有效地址PCL,可用外部地址锁存器将PCL 锁存起来,形成地址总线的A7~A0;/PSEN(program store enable)也是每个机器周期两次有效,用于选通外部程序存储器,使指令送到P0总线上,由CPU取入;P2口输出PCH,形成地址总线的高8位,即A15~A7;P0口交替出现地址信息PCL和指令代码,即在ALE的下降沿出现地址信息,在/PSEN有效时出现的是指令代码。

这种情况下,若专用功能寄存器AUXR中的DISALE位为0,ALE有效信号会以振荡器频率(的1/6)的恒定速率出现在引脚上。

ALE信号,主要有两个功能,一个是用于锁存出现在P0口的PCL,另一个是用来作为外部时钟或定时脉冲。

当读取的指令是MOVX类指令时,读外部程序存储器时序如图5.3(b)所示。

MOVX类指令是单字节双周期指令,即需要两个机器周期才能完成。

在第一个周期的S5状态,ALE由高变低,P0总线上出现的将不再是有效的PCL值,而是一个有效的地址信息,若执行的是MOVX @DPTR类指令,则此有效的地址信息为地址DPL 的值,同时,在P2口出现的信息是有效的DPH值;若执行的是MOVX @Ri类指令,此有效的地址信息为Ri 的内容,同时在P2口线上出现的将是特殊功能寄存器P2口内锁存器的内容。

在第一个机器周期的S6状态,/PSEN 信号将不再出现,且下一个机器周期的第一个ALE有效信号也不再出现。

从图5.3可以看出,执行MOVX类指令需要两个机器周期,ALE信号出现三次,比读非MOVX类指令时少了一次;/PSEN信号出现了两次,比非MOVX类指令少了两次。

读到MOVX指令操作码后,在执行阶段,/RD、/WR)会有效,这时,在P0总线上将出现有效的输入(或输出)数据。

5.3单片机系统中的半导体存储器存储器是单片机系统的一个重要组成部分,其功能主要是存放程序或数据。

存储器有很多种分类方法,如按照制造工艺不同可分为双极型晶体管电路和MOS电路两种,双极型存储器的存取速度快,但集成度低、功耗大;MOS型存储器正好相反,集成度高,功耗低,但速度较慢。

按功能不同,存储器又可分为随机存取存储器(简称RAM,Random Access Memory)、只读存储器(ROM,Read Only Memory)以及可读写ROM三大类,如图5.4所示。

5.3.1随机存取存储器(RAM)随机存取存储器(RAM)在单片机系统中主要用于存放数据,用户程序可随时对RAM进行读或写操作,断电后,RAM中的信息将丢失。

RAM可分为静态RAM(Static RAM,SRAM)和动态RAM(Dynamic RAM,DRAM)两种。

SRAM中的内容在加电期间存储的信息不会丢失;而DRAM在加电使用期间,当超过一定时间时(大约2ms),其存储的信息会自动丢失。

因此,为了保持存储信息不会丢失,必须设置刷新电路,每隔一定时间对DRAM进行一次刷新。

与SRAM相比,DRAM具有集成度高、功耗低、价格低等优点,但因为其需要刷新电路,与CPU进行联接时比SRAM复杂。

静态RAM虽然集成度低、功耗高、但由于和CPU的接口电路简单,在单片机系统中被广泛采用。

SRAM在单片机系统中主要用作数据存储器,常见的芯片有6116、6264、628128 等。

5.3.2只读存储器(ROM)只读存储器(ROM)在单片机系统中主要用作外部程序存储器,其中的内容只能读出,不能被修改,断电情况下,ROM中的信息不会丢失。

按照制造工艺的不同,ROM可分为如下几种:(1)掩膜ROM。

掩膜ROM是在工厂生产的时候,通过“掩膜”技术将需存储的程序等信息由厂家固化在芯片内,这种ROM制成后便无法改变其中内容,掩膜ROM的成本低,适用于做成固定的、成批生产的程序存储芯片。

(2)紫外线擦除的可编程ROM又称EPROM(Erasable PROM)。

这种芯片上开有一个小窗口,紫外线通过小窗口照射内部电路可以擦除内部的信息,芯片内的信息被擦除后可重新进行编程,常见的芯片有27C32、27C64、27C128、27C512等,EPROM在单片机系统中常用作外部扩展的程序存储器。

(3)OTP型PROM。

OTP(One Time Programmable)型PROM(Programmable ROM)在出厂时不写入信息,用户可根据自己的需要将信息写入其中,但只能写入一次,即一次写入后不能再写入,这种存储器常被集成到单片机内部,目前有许多OTP型的单片机,OTP型的存储器很少见。

5.3.3非易失性随机存储器(NVRAM)非易失性(Nonvolatile)随机存储器(NVRAM)是指可电擦除的存储器,它们具有RAM的可读、写特性,又具有ROM停电后信息不丢失的优点,在单片机系统中既可作程序存储器,也可作数据存储器用。

这类芯片主要有EEPROM或EEPROM(Electrically Erasable PROM)和Flash。

按接口方式不同,NVRAM 又可分成两种,即并行接口和串行接口。

并行接口的芯片因需要封装很多条的数据线和地址线,容量一般较小。

串行接口的芯片一般只用二条或三条线和CPU交换数据,因此,容量一般很大。

并行接口的芯片在单片机系统中即可用作程序存储器,也可用作数据存储器,而串行接口的芯片只能用作数据存储器。

5.3.4存储器的主要参数存储器的主要性能参数有三个,即存储容量、存取周期和功耗。

(1)存储容量。

存储器是由许多存储单元组成,每个存储单元又由若干存储元组成,每个存储元存放1位二进制代码。

存储容量是表示存储器存放信息量的指标。

存储容量越大,所能存储的信息就越多。

一个存储器芯片的容量常用有多少个存储单元以及每个存储单元可存放多少位二进制数来表示。

例如,某存储器芯片有1024个单元,每个存储单元可存放4位二进制数,则常以1024×4表示该存储器芯片的容量。

容量的单位用K表示,1K 即表示1024(210)个存储单元,这样,上述存储器芯片的容量便可记作1K×4。

在单片机系统中,存取数据时常以字节(Byte)为单位,一个字节规定由8个二进制位组成,因此,单片机中的数据存储器一般情况下每个单元都是由8个存储元组成,表示存储器容量时更常见的是KB。

(2)存取周期。

存储器从接收到寻找存储单元的地址码开始,到它取出或存入数据所需要的时间,称为存取周期,这是用以表示存储器工作速度的重要指标。

MOS型存储器的存取周期约为100~300ns。

(3)功耗。

每个存储器芯片的功率称为功耗,单位为mW/芯片。

功耗又分为工作功耗和维持功耗。

维持功耗是存储器未选通时,处于低功耗、高输出阻抗、后备状态下时的功耗,芯片被选通后,它能自动进入读/写工作状态,对DRAM而言,维持功耗要比工作功耗小1~2个数量级。

有时功耗的单位为μW/b (每存储位的功耗)。

5.3.5存储器容量的计算芯片存储容量的识别与计算。

对于并行接口的存储器芯片,由地址线的条数可以确定芯片包含的存储单元数,由数据线的条数可以确定每个单元包含的存储元的数量。

相关文档
最新文档