东南大学数电第六章 - 2

功能
× × × × ×L
L
L
L
异步 清零
×
× × × × Q0n Q1n Q2n Q3n 保持
↑
× × × ×L
Q0n Q1n Q2n 右移
↑
× × × ×H
Q0n Q1n Q2n 右移
↑
×
×
×
× Q1n Q2n Q3n
L
左移
↑
×
×
×
× Q1n Q2n Q3n
H 左移 并行
↑
DI0* DI1* DI2* DI3* D0
H H L × × ××××
保持
#
H H × L × ××××
保持
L
H H H H ↑ ××××
计数
#
CR的作用？
PE的作用？
28
TC=CET•Q3Q2Q1Q0
CR = 0 CR = 1
PE = 0 PE = 1
异步清除 同步置数
CEP·CET＝0 保持
CEP·CET＝1 递增计数
执行递增计数的条件：CR=PE=CET=CEP=1
29
74LVC16引脚功能图
CET CEP
PE
CR CP
CET CEP PE
CR CP
D0 D1 D2 D3 74LVC161 TC Q0 Q1 Q2 Q4
30
时序图
CR
PE
D0 D1 D2 D3
CP
CEP
CET
Q0
Q1 Q2 Q3
TC
异步清零 同步预置
计数
保持
TC=CET•Q3Q2Q1Q0
31
6.5.1 寄存器和移位寄存器
1、 寄存器
寄存器:是数字系统中用来存储代码或数据的逻辑部 件。它的主要组成部分是触发器。
一个触发器能存储1位二进制代码，存储 n 位二进制 代码的寄存器需要用 n 个触发器组成。
寄存器实际上是若干触发器的集合。
3
8位CMOS寄存器74HC374
D0
D1
…
D7
1D
1D
R
R
D3
1R
R
CP
CR
Q0
Q1
Q2
Q3
14
74HC/HCT194 的功能表
输入
输出
清零 控制信号 串行输入
CR S1
S0
右移 左移 DSR DSL
L ××× × H L L ×× H LHL× H LHH× H HL×L H HL×H H H H××
并行输入
时钟 CP
DI0 DI1 DI2
Q0n+1 Q1n+1 Q2n+1 Q3n+1 DI3
《电子技术基础 数字部分》
第六章 时序逻辑电路
1
第六章 时序逻辑电路
6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析 6.3 同步时序逻辑电路的设计 6.4 异步时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 6.6 简单的时序可编程逻辑器件GAL
2
6.5 若干典型的时序逻辑集成电路
写出激励方程： D0=DSI D1=Q0n
写出状态方程：
Q0n+1=DSI Q2n+1 =D2 =Qn1
D2=Qn1
D3=Qn2
Q1n+1 =D1 = Q0n Q3n+1 =D3 = Qn2
D0 D2 D1 D3 DSI
CP
FF0
1D ＞
Q0
FF1
1D Q0 ＞
Q1
FF2
1D Q1 ＞
Q2
FF3 Q3
•移位寄存器的逻辑功能分类
按移动方式分
单向移位寄存器 双向移位寄存器
左移移位寄存器 右移移位寄存器
7
(1) 基本移位寄存器
（a）电路
串行数据输入端
FF0
DSI
1D
＞
CP
Q0
FF1
1D Q0 ＞
并行数据输出端
Q1
FF2
1D Q1 ＞
Q2
FF3 Q3
1D Q2 ＞
DSO Q3
串行数据输出端
8
(b). 工作原理
FF1 Q1
FF2 Q2
FF3 Q3
CP
＞C
＞C
＞C
＞C
R
R
R
R
CR
Q0
Q1
Q2
Q3
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
CP
Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
0
0
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
0
0
0
进位输出
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
23
T0 1
TT12
Q0 Q1Q0
T3 Q2Q1Q0
T1=Q0
T0=1
1
1T
＞C1
1T ＞C1
FF0
FF1
CP
T2=Q1Q0
1T ＞C1
FF2
T3=Q3Q1Q0
C1
C1
…
1D
C1
CP
OE …
Q0
Q1
…
Q7
脉冲边沿敏感的寄存器 带输出缓存器的8位寄存器
4
8位CMOS寄存器74HC/HCT374
1
1
1
D0
D1
…
D7
CP
0 OE
1D
1D
C1
C1
…
1D
C1
1
1
1
…
Q0
Q1
…
Q7
1
1
1
5
8位CMOS寄存器74HC/HCT374
工作模式 存入和读出数据 存入数据，禁止输出
D1
D2
D3 置数
15
74HC/HCT194 逻辑符号（简化）
输出端
异步清除端 CR 时钟输入端 CP
数据串行输入端
Q0 CR
DSR
Q1 Q2 Q3 S1
74194
S0
DSL
控制端 数据串行输入端
DI0 DI1 DI2 DI3
并行数据输入端
16
6.5.2 计 数 器
概述
1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、
0000 0001 0010 0011 0100 0101
1111
0110
1110
0111
1101 1100 1011 1010 1001 1000
产生清零信号
1 CET CR D0 D1 D2 D3 TC
1 CEP 74LVC161 CP ＞CP Q0 Q1 Q2 Q3 PE 1
1001
Q3Q2Q1Q0
可逆计数器
加计数器
二进制计数器 非二进制计数器
减计数器
……
可逆计数器
十进制计数器 任意进制计数器
18
1、 二进制计数器
(1) N位异步二进制计数器---4位异步二进制加法计数器 ① 工作原理
FF0 Q0
FF1 Q1
FF2 Q2
FF3 Q3
CP
＞C
＞C
＞C
＞C
R
R
R
R
CR
Q0
Q1
Q2
Q3
19
FF0 Q0
1D Q2 ＞
DSO Q3
9
Q0n+1=DSI Q1n+1 =Q0n Q2n+1 =Qn1 Q3n+1 =Qn2
FF0 FF1 FF2 FF3
0 0 00
1CP 后 1 2CP 后 1 3CP 后 0 4CP 后 1
1 0 00 1 1 00 0 1 10 1 011
1011
DSI
CP
FF0
1D ＞
1000
0000
0001
0010
0111
0110
0101
0100
0011
36
CP
1
Q0
0
0
Q1 Q2
Q3 CR
00 0 00 0 11 0
37
② 用反馈置0法实现模9计数
Q3Q2Q1Q0
0000 0001 0010 0011 0100 0101
n1 m
并入
m
13
（2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194
DI0
DI1
DI2
S1 S0 DSR
DI3
DSL
四选一MUX0
MUX1
MUX2
MUX3
FF0
FF1
FF2
FF3
D0 1S
Q0
D1 1S
Q1
D2 1S
Q2
D3 1S
Q3
C1
C1
C1
C1
D0
1R
D1
1R
D2
1R
R
Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0
Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
1 fQ0 2 fCP
1 fQ1 4 fCP
1 fQ2 8 fCP
1 f Q3 16 f CP
结论:
计数器的功能：不仅可以计数也可作为分频器。
C1 R
Q0
Q1
Q2
Q3 TC
27
74LVC161逻辑功能表
输入
输出
清零 预置 使能 时钟 预置数据输入
计数
进 位
CR PE CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC
L × × × × ××××LL L L L
H
L
××
↑ D3 D2 D1 D0 D3 D2 D1 D0 #
Q0
FF1
1D Q0 ＞
Q1
FF2
1D Q1 ＞
Q2
FF3 Q3
1D Q2 ＞
DSO Q3
10
DSI =1101,从高位开始输入
12 34 56 78 CP DSI 1 1 0 1 0 0 0 0 0
Q0
1 101
Q1
1 101
Q2 Q3(DSO)
不确定状态
1 101 1 101
并行输出 DPO
串行输出
FF2可采用T= Q0Q1的T触发 器 Q3仅在Q0=Q1=Q2=1后的下 一个CP到来时翻转 FF3可采用T= Q0Q1Q2的T触 发器
4位二进制计数器状态表
计数顺序
Q3
0
0
1
0
2
0
3
0
4
0
5
0
6
0
7
0
8
1
9
1
10
1
11
1
12
1
13
1
14
1
15
1
16
0
电路状态
Q2
Q1
Q0
0
0
0
0
0
1
0
1
0
0
1
1
1
定时、产生节拍脉冲和脉冲序列及进行数字运算等等。
2、计数器的分类 •按脉冲输入方式，分为同步和异步计数器 •按进位体制，分为二进制、十进制和任意进制计数器 •按逻辑功能，分为加法、减法和可逆计数器
17
加计数器
•同步计数器
减计数器
二进制计数器 非二进制计数器 ……
十进制计数器 任意进制计数器
•异步计数器
1T ＞C1
FF3
Q0
Q1
Q2
Q3
24
4位二进制同步加计数器时序图
CP
Q0
Q1
Q2
1tpd
Q3
26
(2)典型 集成计数器74LVC161
D0
D1
D2
CET
CEP
2选1数据选择器
D3
PE
CP CR
01
01
01
01
FF0
1D Q C1 R
FF1 1D Q
C1 R
FF2 1D Q
C1 R
FF3 Q 1D
4tpd
4tpd
Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
异步计数脉冲的最小周期 Tmin=n tpd。（n为位数）
21
(2)N位二进制同步加计数器
Q0在每个CP都翻转一次 FF0可采用T=1的T触发器
Q1仅在Q0=1后的下一个CP 到来时翻转 FF1可采用T= Q0的T触发器 Q2仅在Q0=Q1=1后的下一 个CP到来时翻转
输入
OE CP DN
L ↑ L* L ↑ H* H ↑ L* H ↑ H*
内部触发器
Q n1 N L H L H
输出
Q0~Q7
对应内部触发 器的状态 高阻 高阻
L*,H*表示CP脉冲上升沿之前瞬间DN的电平
6
2、 移位寄存器
•移位寄存器的逻辑功能
移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高 位或向低位移动的逻辑功能部件。
假定集成计数器的模为N，需要得到模为M的计数器
复位法
利用PE端 反馈置0法 利用CR端 反馈清0法
设法跳过 N-M个状态 进位法 利用进位信号反馈置数
多片级联
先级联，再整体反馈清0或整体反馈置数
将M分解成多个因数的乘积，再将构成的模 为这些因数的计数器级联
34
例： 用一块模16的二进制计数器74161实现模9计数器。
并行输出
右移串行输出（DOR） 左移串行输入（DIL）
12
实现多种功能双向移位寄存器的一种方案(仅以FFm为例)
Q Q n1
S1S0=00
m
n
不变
m
Q Q S1S0=01
n1 m
n 低位移 m1 向高位
Q Q S1S0=10
n1
m
n 高位移 m1 向低位
Q D S1S0=11
经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。 串入串出
11
2. 多功能双向移位寄存器
（1）工作原理 高位移向低位----左移
低位移向高位----右移
多功能移位寄存器工作模式简图
右移串行输入（DIR） 左移串行输出（DOL）
并行输入 D0 D1 D2 D3
FF FF FF FF 01 2 3 Q0 Q1 Q2 Q3
CEP
Q0 Q1 Q2 Q3TC
CEP CI CET
PE
D0 D1 D2 D3CR
CP
PE
CO
C EQP0 CET
Q1ຫໍສະໝຸດ Baidu
Q2
Q3TC PE
D0 D1 D2 D3CR
CR
集成同步计数器的级联使用
集成计数器的同步和异步级联
1 同 步
CI
CP
Q0 Q1 Q2 Q3TC
CEP CET
PE
D0 D1 D2 D3CR
20
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
CP 1tpd
Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 2tpd
Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
3tpd
Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0
实现的方法就是在74161的状态图上截取一段（9个状态） 并将它们链接成一个环
0000 1111 1110 1101
0001 1100
0010 1011
0011 1010
0100 1001
0101 0110 0111 1000
计数器74161的基本状态循环
35
① 用反馈清0法实现模9计数
Q3Q2Q1Q0
1
异 步 CI
CP
Q0 Q1 Q2 Q3TC
CEP CET
PE
D0 D1 D2 D3CR
1
CO
Q0 Q1 Q2 Q3TC
CEP CET
PE
D0 D1 D2 D3CR
1
1
CO
Q0 Q1 Q2 Q3TC
CEP CET
PE
D0 D1 D2 D3CR
1
2. 其他模数的计数器
（1）用集成计数器构成任意模数计数器