位同步的FPGA实现

摘要同步是通信系统中很重要的一个过程，它可以使通信系统更稳定、更可靠、更准确，它是数字通信系统有顺序进行的技术支撑。

同步分为位同步、帧同步和载波同步，我们对数字通信信号的同步除了载波同步和帧同步之外，还要进行位同步。

位同步也就是保证接收端准确有效抽样判决数字基带信号序列的基础，一般位同步信号从解调后的基带信号中提取出来，同时也可以从已调频带信号当中直接提取位同步信号，一般可以进行一元中央位置采样的决定，最好是在接收元素结束时间采样的决定。

位同步有插入导频法（一种外同步法）和直接法（一种自同步法），本文运用了数字锁相法提取位同步电路的方案，以大规模可编程逻辑器件FPGA为主控制器，以VHDL硬件描述语言为主要语言对其进行在线编程，在QuartusⅡ软件工具中进行仿真和调试，以达到功耗低、成本低、效率高的技术要求。

关键词：位同步；数字锁相电路；FPGA；VHDL；QuartusⅡABSTRACTSynchronization is a very important process in communication system, it can make the system more stable, more reliable, more accurate, it is the digital communication system has the technical support of the order. Synchronization is divided into bit synchronization, frame synchronization and carrier synchronization, we on the digital communication signal in addition to frame and carrier synchronization and bit synchronization. Bit synchronization is the basis to ensure the correct and effective decision receiver sampling digital baseband signal sequence,general synchronization signal is extracted from the baseband demodulated signals, but also can directly extract bit synchronization signal from the frequency band signal has, in general can be a central position sampling decisions, preferably in the receiving elements in the end time sampling decision. Bit synchronization is the pilot insertion method (a kind of external synchronization method) and direct method (a self synchronizing method), this paper uses digital PLL method of bit synchronization circuit extraction, with the large-scale programmable logic device FPGA as the main controller, using the VHDL hardware description language is the main language of the online programming, simulation and debugging in QuartusⅡsoftware tools, to meet the requirements of low power consumption, low cost, high efficiency technologyKeywords: Bit synchronization (symbol extraction process); digital phase locked loop circuit (bit synchronization circuit); FPGA; VHDL; QuartusⅡ目录摘要 (I)ABSTRACT (II)第1章绪论 (1)第2章同步技术 (3)2.1 同步技术 (3)2.2 同步的分类 (3)2.3 位同步 (3)2.3.1 位同步方法 (4)2.3.2 位同步系统性能指标 (5)第3章基于FPGA设计流程的介绍 (7)3.1 FPGA器件概述 (7)3.2 FPGA设计操作流程 (7)第4章微分型位同步的FPGA实现 (11)4.1 微分型位同步原理 (11)4.2 微分鉴相模块的VHDL实现 (12)4.3 双相时钟信号的VHDL实现 (16)4.4 单稳触发器的VHDL实现 (17)4.5 控制及分频模块的VHDL实现 (19)第5章系统仿真与结果分析 (21)5.1 顶层模块的VHDL实现 (21)5.2 系统的整体仿真与结果分析 (24)结论 (25)参考文献 (26)致谢 (27)第1章绪论在数字通信系统中，要准确的恢复信号，接收端和发送端就必须保持严格同步。

在数字通信系统中，同步又称为定时，是指收发双方在时间上保持步调一致。

同步系统性能的优劣将直接影响数字通信的质量，甚至会影响数字通信能否正常运行。

可以说同步系统是保证数字通信系统正常工作的前提。

早在1970那一年，胎膜早破（可编程只读存储器）是最古老的PLD的出现，它是可编程的只读存储器，它不能被擦除和重写，只能写一次，而在20世纪70年代中期，又出现了PLA（Programmable Logic Array），也就是可编程逻辑阵列。

可编程阵列逻辑PAL（可编程逻辑阵列）1977美国AMD装置第一，这是一个熔丝编程。

大约在1985年，Lattice公司率先发明GAL（Generic Array Logic），也就是通用阵列逻辑器件，该装置可电擦除，可编程，设置加密位PLD等，然而Altera 公司推出最晚的却是可擦除可编程逻辑器件—EPLD（Erasable PLD），它是在20世纪80年代中期推出的。

880年底，格是在系统可编程技术提出了ISP（在系统编程），它还推出了一系列的在系统可编程逻辑器件（EPLD器件）。

1985现场可编程的概念被首次提出，赛灵思公司，在同一时间，世界上第一个生产的FPGA （现场可编程门阵列，现场可编程门阵列）装置。

而在1995年，Xilinx公司又推出了XC4025，它的可用门数达到了25000门。

PLD的分类:（1）PROM 即可编程只读存储器（Programmable Read Only Memory)（2）可编程逻辑阵列PLA（Programmable logic array PLA）（3）可编程逻辑阵列PAL（Programmable logic array PAL）（4）通用逻辑阵列GAL（Generic array logic GAL）（5）即可擦除可编程器件EPLD （Erasable Programmable Logic Device）（6）复杂可编程逻辑器件CPLD （Complex PLD）（7）即现场可编程门阵列FPGA（Field Programmable Gates Array）现场可编程门阵（FPGA）是PAL、GAL、EPLD等可编程器件的进一步发展的产物。

它是作为ASIC领域中的一种半定制电路而出现的，不仅克服了原本可编程器件门电路门数量有限等缺点，还解决了定制电路的不足。

在第二十世纪中叶80年代，FPGA是一种高密度可编程逻辑器件，数组类型，它和我们以前所介绍的可编程逻辑器件是有所不同的。

FPGA由逻辑功能块排成阵列组成，还有可编程的互连资源连接等这些逻辑功能块以及还有相应的输入\输出单元来共同实现不同的设计。

这其中，FPGA的功能是由逻辑结构的配置数据而决定。

同时，存储在片上SRAM 或熔断器的配置数据。

基于SRAM 的FPGA 器件，同时，存储在片上SRAM 或熔断器的配置数据。

用户可以控制加载过程，在现场修改器件的逻辑功能，即所谓的现场可编程。

Quartus Ⅱ8.0是Altera 公司新近推出的EDA 软件工具，其设计工具完全支持VHDL 、Verilog 的设计流程，其内部嵌有VHDL 、Verilog 逻辑综合器。

第三方的综合工具，如Leonardo Spectrum 、Synplify Pro 、FPGA Compiler Ⅱ有着更好的综合效果，因此通常建议使用这些工具来完成VHDL/Verilog 源程序的综合。

Quartus Ⅱ可以直接调用这些第三方工具。

同样，Quartus Ⅱ具备仿真功能，也支持第三方工具，如Modelsim 。

此外，Quartus Ⅱ为Altera DSP 开发包进行系统模型设计提供了集成综合环境，它与MATLAB 和DSP Builder 结合可以进行基于FPGA的DSP 系统开发，是DSP 硬件系统实现的关键EDA 工具。

Quartus Ⅱ还可以与SOPCBuilder 结合，实现SOPC 系统开发本文主要研究一种位同步电路的FPGA 实现，其研究的主要内容是：理解位同步的概念及实现方法，建立位同步控制器模型，以FPGA 为主控器，设计一个位同步控制器，并完成各模块电路测试激励程序的设计。

任务：（1）掌握常用的位同步方法及实现原理；（2）完成微分型位同步的设计与仿真；（3）完成积分型位同步的设计与仿真；（4）建立数字锁相环法仿真模型并完成功能仿真；（5）完成数字锁相环法位同步的设计与仿真；技术要求：（1）完成测试激励信号源的设计；（2）相位误差 C ︒≤1e θ；（3）同步带宽KHz f 1≥∆；第2章同步技术2.1 同步技术在数字通信系统中，要准确的恢复信号，接收端和发送端就必须保持严格同步。

在数字通信系统中，同步又称为定时，是指收发双方在时间上保持步调一致。

同步系统性能的优劣将直接影响数字通信的质量，甚至会影响数字通信能否正常运行。

可以说同步系统是保证数字通信系统正常工作的前提。

2.2 同步的分类同步是通信系统中很重要的一个过程，它可以使通信系统更稳定、更可靠、更准确，它是数字通信系统有顺序进行的技术支撑。