实验一用硬件描述语言设计一个4位加法器

实验一用硬件描述语言设计一个4位加法器

0806024208 金晓会

1、整理实验结果，填写实验报告。

2、小结实验心得体会。

通过本实验我学会了设计全加器，同时巩固了VHDL的知识，也学会了MAXPLUS软件，学会了纠错。

3、写出程序或画出原理图，写出仿真结果。

下图为一位全加器的程序：

下图为：GDF格式的四位全加器原理图：

下图为仿真结果：

4、回答思考题。

什么叫全加器，它的作用是什么？4位加法器和全加器的区别和联系是什么？

(1)全加器：用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。

一位全加器，全加器是能够计算低位进位的二进制加法电路，一位全加器(FA)的逻辑表达式为：

S＝A⊕B⊕Cin

Co＝AB＋BCin＋ACin

其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；

（2）区别和联系

加法器：加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数

为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。