逻辑函数综合测试题七

综合测试题七

一、填空题

1．在数字电路中，逻辑变量的值只有个。

2．在逻辑函数的化简中，合并最小项的个数必须是个。

3．化简逻辑函数的方法，常用的有和。

4．逻辑函数A、B的同或表达式为A⊙B= 。

5．TTL三态门的输出有三种状态：高电平、低电平和状态。

6．4线—10线译码器又叫做进制译码器，它有个输入端和个输出端, 个不用的状态。

7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态。

8．T触发器的特性方程Q n+1= 。

9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。

10．四位双向移位寄存器74LS194A的功能表如表所示。由功能表可知，要实现保持功能，应使，当R D=1；S1=1,S0=0时，电路实现功能。

74LS194A的功能表

S1

工作状态

S0

11．若要构成七进制计数器，最少用个触发器，它有个无效状态。

12．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 时，其它时刻触发器保持原态不变。

13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。

14．由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。

15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。

16．随机存储器RAM的电路结构主要由、和三部分组成。

二、选择题：请将正确答案的序号填在横线上。

1．下列一组数中，是等值的。

①（A7）16②（10100110）2③（166）10

A．①和③ B. ②和① C. ②和③

2.在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。

A．乘积项个数越少 B. 实现该功能的门电路少

C．该乘积项含因子少

3．在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成形状。

A．三角形 B. 矩形 C. 任意

4．的最小项之和的形式是。

A.

B.

C.

5. 在下列各种电路中，属于组合电路的有。

A．编码器 B. 触发器 C. 寄存器

6．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出

=。

Ａ.00010000， B. 11101111 C. 11110111

7．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0，输

出Y

Y1 Y0，输入低电平有效，输出为三位二进制反码输出。当I7I6，……

2

I1I0为11100111时，输出Y

Y1 Y0为。

2

A．011 B.100 C. 110

8．在以下各种电路中，属于时序电路的有。

A．反相器 B. 编码器

C. 寄存器

D.数据选择器

9．RS触发器当R=S=0时，Q n+1= 。

A．0 B.1 C.Q n D. Q

10．施密特触发器常用于对脉冲波形的。

A．延时和定时 B. 计数与寄存C．整形与变换

三、逻辑函数化简与变换：

1.证明等式：

2．将下列逻辑函数化简成最简与或表达式

四．试写出图 4.1电路输出z的逻辑函数式。4选1数据选择器74LS153的功能表达式见式 4.1。

(式4.1)

图4.1

五．3线-8线译码器74LS138逻辑功能表达式为，，……，

，，正常工作时，S1 =1, S

=S3=0。试写出Z1和Z2

2

逻辑函数式。（图5.1）

图5.1

六．触发器练习题：见数字电子技术基础主教材P202例4.2.6。

七．触发器练习题：见数字电子技术基础主教材P219习题4.12

八．画出图8.1（a）、（b）的状态转换图，分别说明它们是几进制计数器。74LS161功能表见数字电子技术基础主教材P245表5.3.4。

(a) (b) 图8.1

九.试用四2输入与非门74LS00实现Y=AB+CD功能。画出实验连线图，74LS00外部引线排列见图9.1所示。

图9.1