集成电路设计基础第一章复习要点

合集下载

第1单元集成电路基础ppt课件

产品
钢筋小轿车彩电计算机集成电路
单位质量对国民生产值（GNP： Gross National Product）的贡献
1 5 30 1000 2000
1. 集成电路概述
1965年，Intel联合创始人戈登·摩尔提出了他著名的理论：半导体芯片上可集成的元器件的数目每12 个月便会增加一倍。
品测试，由封装测试公司（Assemble & Test）完成。
IC芯片
引线框架冲制局部镀金粘接芯片导线丝焊接
模塑料
制柸
高频预热
模具塑封
成品
打弯成型去溢料
引线切筋
镀锡
2. 集成电路产业链
常见封装形式
2. 集成电路产业链
➢ 集成电路测试业
集成电路产业链中测试与产品的设计、芯片制造和封装的关系如下所示
2. 集成电路产业链
➢ 集成电路芯片制造业现代集成电路芯片制造业（Foundry）以订单加工为主业
，只负责利用企业现有成熟工艺进行芯片制造。
晶圆尺寸（mm）
Φ38→Φ50→Φ75→Φ100→Φ125→Φ150→Φ200→Φ300→Φ450→…
加工特征尺寸
μm：8.0→6.0→5.0→4.0→3.0→2.0→1.5→1.0→0.8→0.6→0.35→0.25 →0.18→0.13→
1956年，威廉·肖克莱（William Shockley）、约翰·巴丁（John Bardean）、沃特·布拉顿（Walter Brattain）共同获得诺贝尔物理学奖。
1. 集成电路概述
1952年5月，英国皇家研究所的达默（G. W. A. Dummer ）第一次提出“集成电路”的设想。
1958年9月，美国德州仪器（TI）公司的杰克·基尔比（ Jack Kilby）发明集成电路，1959年2月申请专利并于1964年获得授权，2000年12月获得诺贝尔物理学奖。

集成电路设计方法--复习提纲

集成电路设计⽅法--复习提纲1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm2.什么叫特征尺⼨？特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。

3.⽬前主流的硅圆⽚直径是多少？12英⼨4.什么叫NRE(non-recurring engineering)成本?⽀付给研究、开发、设计和测试某项新产品的单次成本。

在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。

5.什么叫recurring costs？重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。

也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。

包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。

6.什么叫有⽐电路？靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。

7.IC制造⼯艺有哪⼏种？双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。

⾯临⾯积、速度和功耗的挑战。

9.什么叫后摩尔定律？后摩尔定律下IC设计⾯临哪些挑战？解决⽅案？多重技术创新应⽤向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和⾮硅基等技术相结合，以提供完整的解决⽅案来应对和满⾜层出不穷的新市场发展。

挑战：a单芯⽚的处理速度越来越快，主频越来越⾼，热量越来越多b.互联线延迟增⼤解决⽅案：1.多核、低功耗设计2.3D互联、⽆线互联、光互连延续摩尔定律“尺⼨更⼩、速度更快、成本更低”，还会利⽤更多的技术创新：节能、环保、舒适以及安全性架构：多核散热：研发新型散热器更薄的材料：⽤碳纳⽶管组装⽽成的晶体管速度更快的晶体管：超薄⽯墨烯做的晶体管纳⽶交叉线电路元件：忆阻器光学互联器件分⼦电路、分⼦计算、光⼦计算、量⼦计算、⽣物计算10. IC按设计制造⽅法不同可以分为哪⼏类？全定制IC：硅⽚各掩膜层都要按特定电路的要求进⾏专门设计半定制IC：全部逻辑单元是预先设计好的，可以从单元苦衷调⽤所需单元来掩模图形，可使⽤相应的EDA软件，⾃动布局布线可编程IC ：全部逻辑单元都已预先制成，不需要任何掩膜，利⽤开发⼯具对器件进⾏编程，以实现特定的逻辑功能。

第1章集成电路设计导论

第1章集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。
5
半定制方法
半定制的设计方法分为：门阵列（GA：Gate Array）法；门海（GS：Sea of Gates）法；标准单元（SC: Standard Cell）法；积木块（BB：Building Block Layout）；可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足后仿真
满足
VLS流I数片、字封I装C、的测设试计流图
功能要求
系统建模（Matlab等）
不满足电路仿真
满足手工设计
版图不满足
后仿真满足
模流拟片、IC封的装、设测计试流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）

《集成电路基础学习知识原理与设计》重要资料内容情况总结

集成电路原理与设计重点内容总结第一章绪论摩尔定律：（P4）集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。

集成度提高原因：一是特征尺寸不断缩小，大约每三年缩小一2倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。

等比例缩小定律：（种类优缺点）（P7-8）1. 恒定电场等比例缩小规律（简称CE定律）a. 器件的所有尺寸都等比例缩小K倍，电源电压也要缩小K倍，衬底掺杂浓度增大K倍,保证器件内部的电场不变。

b. 集成度提高忆倍，速度提高K倍，功耗降低K2倍。

c. 改变电源电压标准，使用不方便。

阈值电压降低，增加了泄漏功耗。

2. 恒定电压等比例缩小规律（简称CV定律）a. 保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K倍，衬底掺杂浓度增加忆倍。

b. 集成度提高忆倍，速度提高K2倍。

c. 功耗增大K倍。

内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。

3. 准恒定电场等比例缩小规则（QCE）器件尺寸将缩小K倍，衬底掺杂浓度增加K（1< <K）倍，而电源电压则只变为原来的/K倍。

是CV和CE的折中。

需要高性能取接近于K,需要低功耗取接近于1。

写出电路的网表：A BJT AMPVCC 1 0 6Q1 2 3 0 MQRC 1 2 680RB 2 3 20KRL 5 0 1KC1 4 3 10UC2 2 5 10UVI 4 0 AC 1.MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL为模型语句，用来定义BJT晶体管Q1的类型和参数。

常用器件的端口电极符号器件名称端口付号缩与Q （双极型晶体管） C （集电极），B （基极），E （发射极），S （衬底）M （MO场效应管） D （漏极），G （栅极），S （源极），B （衬底）J （结型场效应管） D （漏极），G （栅极），S （源极）B （砷化镓场效应管） D （漏极），G （栅极），S （源极）电路分析类型.OP直流工作点分析.TRAN瞬态分析• DC直流扫描分析• FOUR傅里叶分析•TF传输函数计算.MC豕特卡罗分析•SENS灵敏度分析•STEP参数扫描分析.AC交流小信号分析•WCASE最坏情况分析• NOISE噪声分析•TEMP温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：（P15）热氧化膜、电介质层、外延层、多晶硅、金属薄膜。

《集成电路原理与设计》重点内容总结

《集成电路原理与设计》重点内容总结引言集成电路（Integrated Circuit, IC）作为现代电子工程的核心，其设计和制造技术的发展极大地推动了信息技术的进步。

《集成电路原理与设计》课程涵盖了IC设计的基础理论、工艺技术、设计流程和应用实例，对于电子工程领域的学生和专业人士具有重要意义。

第一部分：集成电路基础1.1 集成电路概述集成电路是将大量电子元件（如晶体管、电阻、电容等）集成在一块半导体材料（通常是硅）上的微型电子器件。

IC的出现极大地减小了电子设备的体积，提高了性能，降低了成本。

1.2 半导体物理基础半导体物理是IC设计的基础。

重点内容包括：半导体材料的特性，如硅和锗的电子结构。

PN结的形成和特性。

载流子（电子和空穴）的行为。

半导体中的扩散和漂移现象。

1.3 晶体管原理晶体管是IC中最基本的放大和开关元件。

重点内容包括：双极型晶体管（BJT）和金属氧化物半导体场效应晶体管（MOSFET）的工作原理。

晶体管的电流-电压特性。

晶体管的开关时间和速度。

第二部分：集成电路设计2.1 设计流程IC设计包括前端设计和后端设计两个主要阶段。

重点内容包括：系统规格定义和功能模块划分。

逻辑设计和电路设计。

物理设计，包括布局、布线和验证。

2.2 设计工具和方法IC设计涉及多种计算机辅助设计（CAD）工具和方法。

重点内容包括：硬件描述语言（如VHDL和Verilog）的使用。

逻辑综合和优化技术。

时序分析和仿真。

2.3 工艺技术IC的制造工艺对设计有重要影响。

重点内容包括：CMOS工艺流程。

工艺参数对IC性能的影响。

新型工艺技术，如FinFET和SOI。

第三部分：集成电路应用3.1 数字集成电路数字IC是实现数字逻辑功能的核心。

重点内容包括：门电路和触发器的设计。

算术逻辑单元（ALU）和微处理器的设计。

存储器的设计，如SRAM、DRAM和Flash。

3.2 模拟集成电路模拟IC用于处理模拟信号。

重点内容包括：放大器、滤波器和振荡器的设计。

集成电路设计基础复习要点

集成电路设计基础复习要点第一章集成电路设计概述1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？3、什么是晶圆？晶圆的材料是什么？4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶圆尺寸是多少？5、摩尔是哪个公司的创始人？什么是摩尔定律？6、什么是SoC？英文全拼是什么？7、说出Foundry、Fabless和Chipless的中文含义。

8、什么是集成电路的一体化(IDM)实现模式？9、什么是集成电路的无生产线(Fabless)设计模式？10、目前集成电路技术发展的一个重要特征是什么？11、一个工艺设计文件(PDK)包含哪些内容？12、什么叫“流片”？13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？14、集成电路设计需要哪些知识范围？15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是什么？每个对应产品芯片上大约有多少晶体管数目？17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有哪些？18、境外主要代工厂家和主导工艺有哪些？第二章集成电路材料、结构与理论1、电子系统特别是微电子系统应用的材料有哪些？2、常用的半导体材料有哪些？3、半导体材料得到广泛应用的原因是什么？4、为什么市场上90%的IC产品都是基于Si工艺的？5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多少？7、GaAs集成电路主要有几种有源器件？8、为什么说InP适合做发光器件和OEIC？9、IC系统中常用的几种绝缘材料是什么？10、什么是欧姆接触和肖特基接触？11、多晶硅有什么特点？12、什么是材料系统？13、什么是半导体材料系统？14、异质半导体材料的主要应用有哪些？15、晶体和非晶体的区别是什么？16、本征半导体有何特点？17、什么是扩散运动？什么是漂移运动？18、PN结的主要特点是什么？19、双极型三极管三个区有什么不同？20、简述双极型三极管发射结，集电结在不同偏置时的工作状态。

集成电路设计基础复习

1、解释基本概念：集成电路，集成度，特征尺寸参考答案：A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。

B、集成度是指在每个芯片中包含的元器件的数目。

C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。

2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE参考答案：IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction3、试述集成电路的几种主要分类方法参考答案：集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。

根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。

按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。

按基片结构形式，可分为单片集成电路和混合集成电路两大类。

按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。

按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。

4、试述“自顶向下”集成电路设计步骤。

参考答案：“自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。

集成电路复习总结

集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。

（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。

（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。

（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。

导带中的自由电子与价带中的空穴都能参与导电。

）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。

（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。

（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。

（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。

《集成电路基础知识培训》讲义

标准包装规格
对于SMD 产品，标准包装质量如下表所述。请根据包装数量进行订购。 1. 盒装柱面式产品用乙烯袋包装，每批包含250到1000件。然后，将1到20袋装入内盒以组成一批。最后，将内盒放入纸箱以便装运。（质量随型号的变化而变化。）
2. 管装
DIP产品放置抗静电集成电路管内并装到盒子里以便进行运送。
1)双列直插封装-DIP (Dual In-line Package) 特点：常见封装方法，可以插入插座中(易于测试) ，也可永久焊接到印刷电路板的小孔上，成本较低，适用范围广。
胶体尺寸分为：300mil、600mil、750mil三种，常用的是300mil、600mil两种。脚间距一般均为 2.54mm,一般情况下: 引脚数≥24时其胶体尺寸为300mil时，俗称窄体；引脚数≥24时其胶体尺寸为600mil时，俗称宽体。适用产品：电源管理类产品、音频、语音IC、LED驱动、电源保护等。 [其他] SDIP (Shrink DIP) 紧缩式双列直插封装，比常规DIP针脚密度高 PDIP (Plastics DIP) 塑料双列直插封装,两管脚间距比常规小，俗称廋型DIP
IC Base Training
集成电路基础知识
主讲：罗慧丽
一、集成电路的基本概念及分类
第一节集成电路的基本概念知识
1、什么是集成电路？
我们通常所说的“芯片”指集成电路, 那什么是集成电路呢？
所谓集成电路就是把一个单元电路或一些功能电路，甚至某一整机的功能电路集中制作在一个晶片上，再封装在一个便于安装、焊接的外壳中的电路上。集成电路有膜（薄膜、厚膜）、半导体集成电路及混合集成电路。半导体集成电路是利用半导体工艺将一些晶体管、电阻器、电容器以及连线等制作在很小的半导体材料或绝缘基片上，形成一个完整电路，封装在特制的外壳中，从壳内向壳外接出引线，半导体集成电路常用 IC表示。

东南大学《VLSI设计基础》复习总结

5.4*其他寄存器类型——脉冲寄存器 5.5 流水线 (Pipeline)——可减低数据通路延时，提高电路性能，但增加了面积 5.6 非双稳时序电路——施密特触发器(Schmitt Trigger)——引入正反馈使得翻转方向不同时开关阈值不同，滞环特性可用于抑制噪声、单稳时序电路(Monosable Logic)、不稳电路(Astable Logic)
4.2*动态 CMOS 设计——预充电求值（晶体管数目少，无比逻辑，开关速度快，但稳定性弱，开关活动性大，动态功耗大）
第五章时序逻辑门设计 (Sequential Logic) 5.1 引言——时序电路的时序参数、时序约束——建立时间约束 T tcq tplogic tsetup ，维持时间约束
主从边沿触发寄存器的时序参数：建立时间 tsetup 3tpd_inv tpd_tx ，寄存器延时 tcq tpd_inv tpd_tx ，维持时间 thold 0 。为降低时钟负载，减小时钟功耗，可使用 NMOS 传输管电路，但阈值损失会导致静态功耗；或使用弱反馈有比电路，但增加了设计的复杂性。
于外部负载电容，延时不再随尺寸增大而减小）、电源电压越大，则延时越小。
3.4
功耗、能量和能量延时——动态功耗：充放电电容引起
Pdyn
C
V2
L DD
f01
C
V2
L DD
P01
f
，直流通
路引起 Pdp tscVDDIpeak f ，负载电容越小、电源电压越小、反转频率（开关活动性）越小，信号斜率
越大，则动态功耗越小；静态功耗： Pstat IstatVDD ，漏电流（亚阈值电流，漏极漏电流），阈值电压
提升性能，负偏差 δ 0 可减弱竞争，但反馈回路的存在会使时钟偏差反向）、时钟抖动(Clock Jitter)： T 2t jiter tcq tplogic tsetup （绝对抖动 t jiter 0 ）、时钟偏差和抖动共同影响： T δ 2t jiter tcq

北京交通大学(01103)“集成电路设计基础”复习大纲(1)

《集成电路设计基础》复习大纲
重点是CMOS电路结构和设计分析。

具体范围如下：
1．模拟集成电路设计、制造过程的基本概念（包括掩膜的技术功能、掩膜在制造过程中的应用、简单版图识别）。

（参考书第1、2章）。

2．基本MOS器件的模型及其分析方法（包括MOS管基本模型、直流特性、频率特性）。

（参考书第3章）。

3．CMOS基本模拟单元电路分析（参考书第4章）
4．CMOS放大器基本结构和特性参数分析（参考书第5章）。

5. 二级运算放大器分析与设计基础（参考书第6章）
本次考试的基本形式为选择题、简答题、计算题和设计题。

本次考试不要求死记公式。

参考书：Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design, Second Edition, 电子工业出版社，2007年8月。

2012.09.10。

《集成电路基础知识培训》讲义

照等。
手机芯片设计与制造需要考虑到功耗、性能、面积和成本等多个因素，同时还需要满足日益增长
的计算和通信需求。
高集成度、低功耗和高效能是手机芯片设计与制造的重要发展趋
势。
案例二：汽车电子控制系统中的集成电路
汽车电子控制系统是集成电路应用的另一个重要领域，涉及到汽车的安全、舒适和节能等方面。
包含5000-10万个逻辑门或5万-100万个晶体管。
包含超过10万个逻辑门或超过100万个晶体管。
按结构分类
单片集成电路
多芯片组件（MCM）
整个电路集成在一块芯片上，如微处理器、存储器等。
将多个独立的芯片通过导电胶粘接或其它互连技术集成在一起，形成一个整体。
混合集成电路
由多个独立的半导体器件和被动元件，通过一定的电路互连集成在一块衬底上。
根据规格说明书，进行逻辑设计，包括算法设计、逻辑电路设计等。
规格制定
根据需求分析结果，制定芯片规格说明书，明确芯片功能、性能参数等。
物理设计
将逻辑设计转化为物理版图，进行布局、布线、电磁兼容性等设计。
集成电路制造流程
薄膜制备
在晶圆表面制备所需薄膜，如氧化层、绝缘层等。
掺杂与退火
通过掺杂工艺将杂质引入晶圆中，实现不同导电类型的区域，并进行退火处理。
材料准备
准备晶圆、光刻胶等制造所需材料。
光刻与刻蚀
通过光刻技术将设计好的电路图形转移到晶圆表面，然后进行刻蚀，形成电路结构。
测试与封装
对制造完成的芯片进行测试，确保性能达标，然后进行封装，便于应用。
集成电路测试与验证
功能测试
测试芯片的功能是否符合设计要求，验证逻辑和性能参数是否达标。

集成电路设计基础复习提纲.doc

集成电路设计基础复习提纲—EDA常用unix命令Ls:显示当前目录下的文件和路径Pwd:显示当前文件的绝对路径.cd :进入指定目录more显示文件内容cp;复制rm;删除mkdir;仓腱目录vi;创建或修改一个文件tar;打包文件zip ;压缩文件unzip ;解压文件ftp :传送文件二基本概念1版图设计CIW :命令解释窗口Library 库‘Reference Library,相关库Library Path ,库路径Cell单元View，视图Techfiler.tf,工艺文件cds.lib,库管理文件techfile.cds , ASCII 文件LSW ,涂层选择窗口display.drf ,图层显示文件LayerPurpose Pair;涂层用途配对,Cellview Attributes and Properties ;单元视图属性,Instance ,单元2 DIVA验正DRC,（设计规则检查）EXTRACT （提取）ERC（电路规则检查）LVS,（版图和电路图比较）Hierarchy （层次化），Flatten（平面化），Derived Layer （导出层），Original Layer （原始层）,Soft-Connect （软连接）,Recognition Layer （识别层），MatchType （匹配）,permute （交换），prune （删除）,三DIVA验正命令及操作1 DIVA程序结构Dre:图层工艺命令用限制块去包含或排除特定的命令群组改全局变量drc/extract dre命令去检测EXT程序结构预先设定提取设备的声明定义设备识别层定义终端名定义软连接如需定义连接声明完成声明输出2图层处理：geomNot, geomCat , GeomAnd, geomOr, geomAndNot, GeomXor, geomOutside, geomlnside, GeomButting, geomCoincident,geomEnclose ,geomOverlap, geomSize, geomStretch, saveDerived, copyGraphics, geomErase ,GeomXor这个命令输出两层或多层之间非公有的部分,geomNot（输出输入层的反），geomCat使所有的输入层连续。

集成电路设计基础知识

元件连线 I/O 应用电路系统
工艺加工
单片半导体材料
1.1 集成电路（IC）的发展
晶体管的发明
• 1946年1月，Bell实验室正式成立半导体研究小组： W. Schokley，J. Bardeen、W. H. Brattain • Bardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验； • 1947年12月23日，第一次观测到了具有放大作用的晶体管； • 1947年12月23日第一个点接触式NPN Ge晶体管发明者： W. Schokley J. Bardeen W. Brattain
1.1 集成电路（IC）的发展
第一章集成电路设计概述
1.2 当前国际集成电路技术发展趋势
1.2 当前国际集成电路技术发展趋势 #1
关心工艺线
12 英寸 (300mm) 0.09 微米是目前量产最先进的 CMOS工艺线
1.2 当前国际集成电路技术发展趋势
1.2 当前国际集成电路技术发展趋势 #2
1.1 集成电路（IC）的发展
摩尔定律（Moore’s Law）
• Min. transistor feature size decreases by 0.7X every three years——True for at least 30 years! (Intel公司前董事长Gordon Moore首次于1965提出)
1.3
无生产线集成电路设计技术
Relation of F&F(无生产线与代工的关系)
Design kits
①
Foundry
Fabless
② Internet
Layout