采用小规模器件设计同步时序电路
高职《电子技术》课程教学改革研究与探索
构成 的 同步 时序逻 辑 电路 。对于 目前 大多 数教材 中详
细 介绍 的逻辑 化简 内容 ，因实 际设计 中采 用 的开发 系 统 中多 包含 自动化 简程 序 ， 不必 手工运 算 ， 因此 对逻辑 化简 和 卡若 图化简 只 需介绍 一些 基本 知识 ，不必作 大
量训 练 。
（Ｌ 发 展 。大规模 集 成 电路 在 电子 信息 技 术领域 的 ＶＳ） １
ｍ 育 坛 Ｉ０ 教 论 ９ １
理论 与实践 、 术 与应 用 的有机 融合 。 技
模 拟 电路 内容繁 杂 ， 教学 难度 大 ， 应将 该部 分 内
容处 理 成 ： 以集成 运放 的基 本原 理和 应用 为 主线 ， 立 分
元件 电路为 集成 电路 服务 ，尽 量压 缩分 立 元器件 和 电 路 的 内容 ； 讲解 元器件 知 识时 注重 外特性 及 其应 用 ； 以
引 言
高等职 业教 育是 以培 养应 用型 、技 能型 的高素 质 人 才为 目标 。 程建设 与 改革是提 高教 学质量 的核 心 ， 课 也 是教 学改 革的重点 。 因此 ， 对传 统 的技术基础 课 的
分 立 元件 电路入 门 ，重点讲 授 分立 与集成 相 结合 的 电
路。
数 字 电路部 分 内容不仅 仅 是减 少关 于 门 电路 内部 工 作原理 的分析 ， 是应从 整体 上作调 整 。 而 例如 关于 电
教 学 内容 、 学方法 与手 段 的改革势在 必行 。电子技 术 教
课 程 是 电气 类 、 算机 类 、 计 电子 信息 类最 重要 的技 术 基 础 课 程 之一 ， 们 对该 课 程 改 革 的基 本 思路 是“ 化 、 我 优 整 合课 程 内容 ，更新 教学 方法 与手 段， 突 出实践 能 力 培养 。 ” 下面 就该 门课程 的教 学改革方 面进 行探 讨 。
数字电路逻辑设计(第二版) 王毓银 电子科技大学
3.5.4 CMOS逻辑门电路
3.5.5 BiCMOS门电路
3.5.6 CMOS电路的正确使用方法
3.6 VHDL描述逻辑门电路
3.6.1 VHDL描述电路的基本方法
3.6.2 VHDL描述逻辑门电路
习题
第4章 组合逻辑电路
4.1 组合逻辑电路分析
6.4.1 设计给定序列信号的产生电路
6.4.2 根据序列循环长度M的要求设计发生器电路
6.5 时序逻辑电路的VHDL描述
6.5.1 移位寄存器的VHDL描述
6.5.2 计数器的VHDL描述
习题
第7章 半导体存储器
7.1 概述
7.1.1 半导体存储器的特点与应用
5.3 主从触发器
5.3.1 主从触发器基本原理
5.3.2 主从J-K触发器主触发器的一次翻转现象
5.3.3 主从J-K触发器集成单元
5.3.4 集成主从J-K触发器的脉冲工作特性
5.4 边沿触发器
5.4.1 维持一阻塞触发器
5.4.2 下降沿触发的边沿触发器
10.2.6 DAC的转换精度与转换速度
10.3 模数转换器（ADC）
10.3.1 模数转换基本原理
10.3.2 并联比较型ADC
10.3.3 逐次逼近型ADC
10.3.4 双积分型ADC
10.4 集成ADC及其应用举例
双积分型集成ADC
10.4.2 逐次逼近型集成ADC
2.1.3 真值表与逻辑函数
2.1.4 逻辑函数相等
2.1.5 三个规则
2.1.6 常用公式
2.1.7 逻辑函数的标准形式
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电路各章的重点、难点和教学要求
一、各章的重点、难点和教学要求（这里所的难点内容中的难点，不包括非重点内容中的难点。
）第一章逻辑代数基础逻辑代数是本书中分析和和设计数字逻辑电路时使用的主要数学工具，所以把它安排在第一章。
本章重点内容有：1、逻辑代数的基本公式和常用公式：2、逻辑代数的基本定理；3、逻辑函数的各种表示方法及相互转换；4、逻辑函数的化简方法；5、约束项、任意项、无关项的概念以及无关项在化简逻辑函数中的应用。
“最小项”和“任何一个逻辑函数式都可以化为最小项之和形式”是两个非常重要的概念，在逻辑函数的化简和变换中经常用到。
而“最大项”用得很少，不是本章的重点内容。
第一章里没有太难掌握的内容。
稍微难理解一点的是约束项、任意项、无关项这几个概念。
建议讲授过程中多举几个例子，这样可加深对这几个概念的理解。
第二章门电路虽然这章讨论的只是门电路铁外特性，但无论集成电路内部电路多么复杂，只要它们和这一章所讲的门电路具有相同的输入、输出电路结构，则这里对输入、输出特性的分析对它们也同样适同。
因此，这一章是全书对电路进行分析的基础。
本章的重点内容包括以下三个方面：1、半导体二极管三极管（包括双极型和MOS型）开关装态下的等效电路和外特性；2、TTL电路的外特性及其应用；3、CMOS电路的外特性及应用。
为了正确理解和运用这些外特性，需要了解TTL电路和CMOS电路的输入电路和输出电路结构及它们的工作原理。
内部的电路结构不是重点内容。
鉴于CMOS电路在数字集成电路中所占的比重已远远超过了TTL电路，建议在讲授时适当加大C MOS电路的比重，并相应压缩TTL电路的内容。
其他类型的双极型数字集成电路属于扩展知识面的内容。
第2.8节两种集成电路的接口问题可以作为学生自学时的阅读材料。
TTL电路的外特性是本章的一个难点，同时也是一个重点。
尤其是输入端采用多发射极三极管结构时，对输入特性的全面分析比较复杂。
从实用的角度出发，只要弄清输入为高/低时输入电流的实际方向和数值的近似计算就可以了。
数字电路与逻辑设计第5章时序逻辑电路
(b) 74194构成扭环形计数器
Q and A Q ：电路是否具备自启动特性？请检验。
77
➢ 检验扭环形计数器的自启动特性
模值M＝2n=2×4=8 状态利用率稍高；环 形计数器和扭环形计 数器都具有移存型的 状态变化规律，但它 们都不具有自启动性
10
分析工具 常见电路
状态转移真值表 状态方程 状态转移图 时序图
数码寄存器 移位寄存器 同步计数器 异步计数器
11
5.2.1 时序逻辑电路的分析步骤
12
例1:分析图示时序逻辑电路
解 ➢ 1. 写激励方程:
13
➢ 2. 写状态方程和输出方程:
根据JK触发器特性方程：Qn1 J Qn K Qn
LD
置入控制输入
CP
时钟输入
CR
异步清0输入
CTT ，CTP 计数控制输入
输出端子
Q0～Q3 数据输出
CO
进位输出
CO
Q3n
Q
n 2
Q1n
Q0n
26
➢ 功能表:
27
2.十进制同步计数器（异步清除）74160
➢ 逻辑符号: ➢ 功能表:
CO Q3n Q0n
28
3.4位二进制同步计数器（同步清除）74163
51
1.二-五-十进制异步计数器7490
52
CT7490： 2-5-10进制异步计数器
4个触发器（CP1独立触发FF0实现二分频，
CP2独立触发FF1、FF2、FF3构成的五分频计数器）
异步清0输入 R01、 R02
异步置9输入 S91、S92
可实现 8421BCD 和 5421BCD计数
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
第五章_同步时序逻辑电路的分析和设计1
y
W X Y
Yn+1 x=0 Y X X x=1 X Y W
Z
0 1 0
三、同步时序逻辑电路的描述
3、状态图 — 用图形的形式反映外输入、电路的状 态、状态转移的条件和方向。
每个状态用一个圆圈来代表，圈内注明状态的 名称，圈外用矢量表示状态的转换方向，在矢量旁 注明外输入的条件和输出 。
Z 0 0 0 0 0 0 1 0
例5：分析图示电路
Z =1
Q
3、状态方程
Q n 1 X 1 X 2Q ( X 1 X 2 )Q X 1 X 2Q X 1Q X 2Q X 1 X 2 X 1Q X 2Q
K
C ≥1 P X1 X2 1、电路分析
J
& =1
4、转换表、转换图 QX1X2 000 001 010 011 100 101 110 111 Qn+1 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1
例4：分析图示电路
CP
Q
D
Q F2
Q D F1
Q
&
该电路为“101” 序列检测器
X X/Z 0/0 1/0 00 1/0
≥1
01 1/1
0/0
0/0 11 1/0
0/0
10
XQ2Q1 000 001 010 011 100 101 110 111
Q2n+1 Q1n+1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1
. X . y . . . 组合逻辑电路 . .
频率计文献综述
文献综述一．课题来源及研究的目的和意义数字频率计已经广泛应用于高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品。
我国的CD、VCD、DVD和数字音响广播等新技术已开始大量进入市场；而在今天这些行业中都必须用到频率计。
到今天频率计已开始并正在向智能、精细方向的发展，因此系统对电路的要求越来越高，传统的集成电路设计技术已经无法满足性能日益提高的系统要求。
在信息技术高度发展的今天，电子系统数字化已成为有目共睹的趋势。
从传统的应用中小规模芯片构成系统到广泛地应用单片机，直至今天FPGA/CPLD在系统设计中的应用，电子技术已迈入一个全新的阶段。
而在电子技术中，频率是最基本的参数之一，而信号的频率往往与测量方案的制定、测量结果都有十分密切的关系，所以测频率方法的研究越来越受到重视。
数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
在计算机及各种数字仪表中，都得到了广泛的应用。
在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
EDA技术是面向解决电子系统最基本最底层硬件实现问题的技术，通过设计输入编辑、仿真、适配、下载实现整个系统硬件软件的设计过程。
通过EDA技术设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的可靠性，再加上其设计的灵活性使得EDA技术得以快速发展和广泛应用。
二、主要研究内容1、研究内容数字频率计用于对方波、正弦波、三角波的测量，并将结果用十进制数字显示，本设计的应达到的技术指标有：1)频率测量范围：10HZ~100MHZ；2)测量分辨率：1HZ；3)测量通道灵敏度：50mVpp；4)通道输入阻抗：不小于100KΩ；5)测量误差：±1；2、测量方案（1）测频原理选择目前常用测量频率原理有三种：直接测量频率方法、直接与间接测量相结合的方法和多周期同步测量法。
数字电路与逻辑设计微课版(第6章 时序逻辑电路)教案
第6章时序逻辑电路本章的主要知识点时序逻辑电路的基本知识、时序逻辑电路的分析和设计、关于自启动的修正问题、常用的中规模时序电路。
1.参考学时10学时（总学时32学时，课时为48课时可分配12学时）。
2.教学目标（能力要求）●掌握同步时序逻辑电路的分析和设计方法；●掌握电路挂起的修正方法；●掌握常用的中规模时序逻辑电路（计数器、寄存器）的外部特性及使用方法；●掌握脉冲异步时序逻辑电路的分析和设计方法；●掌握中规模时序逻辑电路的分析和设计方法。
3.教学重点●同步时序逻辑电路的设计：包括设计中的原始状态图、状态表、状态化简、状态编码、确定激励函数和输出函数等；●同步时序逻辑电路的自启动的分析：能根据设计好的电路分析电路是否存在自启动的问题，并学会修正它。
●脉冲异步时序逻辑电路的分析和设计方法：了解和同步时序逻辑电路的分析和设计方法的差异性，并熟练掌握脉冲异步时序逻辑电路的分析和设计方法●中规模时序逻辑电路的外部特性及使用方法：通过理论分析来学习常用中规模时序逻辑电路的外部特性及使用方法，通过具体实例来学习中规模时序逻辑电路的分析和设计方法4.教学难点●原始状态图：学生开始不知道如何增加状态，什么时候增加状态●自启动的修正：学生能分析出挂起，但是对于修正比较困难●脉冲异步时序逻辑电路的分析：当脉冲异步时序逻辑电路的存储电路是没用统一时钟端的钟控触发器时，如何分步找到每个触发器的时钟的跳变时刻对学生来说是一大挑战●计数器的使用方法：掌握置数法、清零法、级联法实现任意模的计数器5.教学主要内容（1）时序逻辑电路概述（15分钟）（2）小规模时序逻辑电路分析（120分钟）➢小规模时序逻辑电路的分析方法和步骤➢小规模同步时序逻辑电路的分析➢小规模异步时序逻辑电路的分析（3）小规模时序逻辑电路设计（180分钟）➢小规模时序逻辑电路的设计方法和步骤➢小规模同步时序逻辑电路的设计➢小规模异步时序逻辑电路的设计（4）常用中规模时序逻辑电路（45分钟）➢集成计数器➢寄存器（5）中规模时序逻辑电路的分析和设计（90分钟）➢中规模时序逻辑电路的分析➢中规模时序逻辑电路的设计6.教学过程与方法（1）时序逻辑电路概述（15分钟）简要介绍时序逻辑电路的结构、特点、分类和描述方法等。
数字逻辑课程教学大纲
《数字逻辑》教学大纲一、基本信息二、课程描述本课程为专业限定选修课，主要面向计算机科学与技术、网络工程、软件工程、信息安全等专业本科低年级学生。
主要目的是使学生掌握数字逻辑电路的基本概念和分析、设计方法，作为专业前导课程，为以后的专业核心课程《计算机组成结构》及其他硬件类课程《微机原理和接口技术》、《嵌入式系统开发技术》等的学习打下良好的基础。
本课程是为缺少电路原理、模拟电子技术等先修课程的计算机与信息学科偏软类专业开设，其要求和难度略低于电子信息学科偏硬类专业，通过该课程的学习使学生掌握数字逻辑电路的应用和发展及逻辑代数等基本知识，重点掌握组合逻辑电路和同步时序逻辑电路的分析和设计等基本方法，使学生具有一定的数字逻辑电路设计能力。
另外，使学生了解可编程逻辑器件和现代数字系统设计方法，初步掌握运用EDA工具及硬件描述语言进行简单数字逻辑设计，紧跟市场和技术前沿。
三、教学目标通过本课程的理论教学和相关实验训练，使学生具备如下能力：1、掌握基本的逻辑代数知识，能够运用物理知识理解二极管、三极管、集成逻辑门和可编程逻辑器件的基本原理。
2、能够运用逻辑代数方法表达、求解和优化实际数字电路问题，3、能够分析小规模、中规模组合逻辑电路和时序逻辑电路，掌握各种逻辑门、基本触发器、中规模集成器件的功能及基本应用。
4、能够利用逻辑门、基本触发器、中规模集成器件和可编程逻辑器件设计一定功能的组合逻辑电路和时序逻辑电路，并进行优化。
5、能够应用专业EDA软件设计一定功能的数字系统，并能进行仿真和验证。
四、课程目标对毕业要求的支撑五、教学内容第1章绪论（支撑课程目标1）重点内容：数制和编码的概念，各种不同数制间的转换方法，二进制的运算及原、反、补码数的表示及转换，二-十进制代码（BCD代码）。
难点内容：建立模拟信号和数字信号的概念，二进制的运算及原、反、补码数的表示。
教学内容：掌握数制及其转换，编码的概念，了解常用码的一些应用，熟悉数字编码的转换。
在线网课《数字逻辑(山东联盟-烟台大学)》课后章节测试答案
绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。
A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。
A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。
A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.格雷码C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.1011B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。
同步时序电路
同步时序电路同步时序电路是一种基础的数字电路，它在许多电子设备中都有广泛的应用。
本文将从定义、分类、原理、设计和应用等方面对同步时序电路进行详细介绍。
一、定义同步时序电路是指在时序控制下，各个电路模块之间能够精确地协调工作，从而实现预定的功能。
它是一种特殊的时序电路，可以对时序信号进行处理和控制，保证电路的稳定性和可靠性。
二、分类根据不同的功能和工作原理，同步时序电路可以分为以下几种类型：1.触发器型同步时序电路：利用触发器的特性进行时序控制，实现时序信号的稳定和精确控制。
2.计数器型同步时序电路：利用计数器的特性进行时序计数和控制，实现多种复杂的时序功能。
3.状态机型同步时序电路：利用状态机的特性进行时序状态转换和控制，实现多种复杂的控制功能。
4.时钟型同步时序电路：利用时钟信号进行时序同步和控制，实现多种复杂的时序功能。
三、原理同步时序电路的工作原理主要包括时序控制、时序同步、时序存储和时序输出等方面。
1.时序控制：时序控制是同步时序电路的核心，它通过对时序信号进行处理和控制，实现电路的稳定和可靠工作。
2.时序同步：时序同步是同步时序电路的重要特性之一，它能够确保不同电路模块之间的时序信号同步，从而实现预定的功能。
3.时序存储：时序存储是同步时序电路的另一个重要特性，它能够将时序信号暂时存储在存储器中，以便后续处理和控制。
4.时序输出：时序输出是同步时序电路的最终结果，它通过将时序信号输出到其他电路模块中，实现预定的功能。
四、设计同步时序电路的设计需要考虑多种因素，包括电路结构、时序控制、时序同步、时序存储和时序输出等方面。
1.电路结构：电路结构是同步时序电路的基础，需要选择合适的电路结构来实现预定的功能。
2.时序控制：时序控制是同步时序电路的核心，需要合理设计时序控制电路，以实现精确的时序控制。
3.时序同步：时序同步是同步时序电路的重要特性之一，需要设计合理的时序同步电路，以确保不同电路模块之间的时序信号同步。
数电实验预习要求
实验二 用SSI 设计组合逻辑电路一、 实验目的1、 掌握用基本逻辑门设计组合逻辑电路的方法；2、 熟悉各种逻辑门电路的应用及其应用电路功能的测试方法。
二、预习要求1、 画出芯片74LS00和74LS126的引脚图和逻辑功能表；2、 列出2-4译码器真值表，写出逻辑表达式；3、 理解频率选择电路原理；4、 设计测试表格。
三、实验内容1、测试与非门和三态门的逻辑功能。
2、试用与非门和三态门设计一个频率选择电路。
频率选择电路的框图如图5-2-4所示。
图中虚线框内为三态门74LS126，其中数字为74LS126的引脚示意。
各三态门控制端分别受2-4译码器输出B3、B 2、B 1、B 0控制，各三态门的输入端分别接不同频率的输入信号，输出端均接在同一总线上。
将总线接到示波器输入端。
若译码器B 0=1，TS 0三态门选通，1KHz 频率信号传送到总线上，而此时B 3、B 2、B 1均为0，TS 3、TS 2、TS 1三态门输出均为高阻态，所以示波器上只观察到1KHz 频率信号，依次类推，总线实现了频率信号的选择。
设计要求：先用与非门设计2-4译码器，然后按图4连接，通过实验台上的逻辑电平改变译码器的输入A 0和A 1组合观察示波器的显示波形，并填入自制的数据表中。
图5-2-4 频率选择电路框图210Hz 213Hz 0216Hz实验三用MSI设计组合逻辑电路一、实验目的1、熟悉各种常用MSI组合逻辑电路的功能与使用方法；2、掌握多片MSI组合逻辑电路的级联、功能扩展及综合应用技术；3、学会组装和调试各种MSI组合逻辑电路。
二、预习要求1、画出芯片74LS10、74LS20、74LS151、74LS153和74LS138的引脚图和逻辑功能表；2、根据实验内容要求设计的题目写出具体的设计步骤，画出逻辑图及芯片连接图；3、设计测试表格。
三、实验内容1、分别测试芯片74LS151、74LS153和74LS138的逻辑功能。
数字电路逻辑设计 第六章2
（一）反馈清零法
74160是模10计数器，要实现模853计数，须用三片74160级联。 ⑴先设计模1000计数器： M = M1×M2 ×M3=10 × 10 × 10=1000 ☆ 利用各片间进位信号快速传递方法，组成计数模值为1000计数器。 ⑵ 用异步清0法，使计数器计数脉冲输入到第853个脉冲时产整体置0 信号 使计数器返回到初始状态0000。 计数范围：
画出逻辑图如图
D2 D1 D0 CTT D3 CTP CTRDIV16 CO CT161 CR
LD
1
Q 3 Q2 Q 1 Q 0
0
0
&
O
0
(二）同步预置法
例：用四位同步二进制计数器74161设计余3BCD码计数器。
解：余3BCD码计数器的状态转移图如图所示
0011 1100
LD Q3Q2
画出逻辑图
&
1 CTP CR CTT 1
74161(1)
D0D1D2D3
Q0Q1Q2Q3 CO
CTP CTT
CR
74161(2)
D0D1D2D3
Q0Q1Q2Q3 CO
LD
LD
CP
(二）同步预置法
方法三、整体同步反馈置数： （利用进位输出作为置数译码信号） 计数范围196-255，当计数器计到255时，CO=1，使 两片74161置数控制端 /LD=0，下一个CP到来时置数。 预置输入＝256－60＝196 （196）10＝（11000100）2 低位片预置数：0100 高位片预置数：1100
工作波形图： 5 6 7 8
9
10
6.5采用中规模集成器件设计任意进制计数器
1. M<N,N为单片计数器的最大计数值
电路设计流程如何应对设计中的时序与同步问题
电路设计流程如何应对设计中的时序与同步问题在电路设计过程中，时序与同步问题是一项关键而复杂的挑战。
时序问题出现时，电路中的信号到达时间无法满足特定的要求，导致电路工作不正常或产生不可预期的结果。
而同步问题则是指在多个时钟域中信号的同步与协调。
为了解决这些问题，设计者需要采用一系列有效的流程与技术。
本文将重点介绍电路设计流程如何应对时序与同步问题，并提供一些相关的解决方案。
一、时序与同步问题的原因及影响时序与同步问题在电路设计中是非常常见的，其产生的原因主要有以下几点：1. 时钟延迟：时钟信号的传输会受到延迟的影响，从而导致时序问题的产生。
例如，长线路传输时钟信号时，信号延迟会导致不同部分的电路在不同时间接收到时钟信号。
2. 逻辑延迟：逻辑电路中的门延迟也会对时序产生影响。
如果不同的逻辑门延迟不同，那么电路工作时的时序就会出现问题。
3. 外部干扰：外部信号干扰也可能导致时序问题的出现。
例如，信号线路上的电磁干扰或电源波动等问题都可能对电路的工作时序产生影响。
时序与同步问题的产生会对电路的性能和可靠性造成严重的影响。
例如，时序问题可能导致电路的稳定性下降，功耗增加，甚至可能导致电路失效。
而同步问题则可能导致数据丢失、错误的计算结果或者不可预期的操作。
为了解决这些问题，电路设计者需要采用一系列有效的流程和技术，来确保电路在各种工作条件下能够正确运行。
二、时序与同步问题的解决方案针对时序和同步问题，电路设计流程应包括以下几个关键步骤：1. 时序分析：在进行电路设计之前，首先需要对时序进行分析。
通过对各个信号的传输路径、延迟和时钟要求的分析，可以评估是否存在时序问题，并确定是否需要采取相应的措施来解决。
2. 时序约束设置：在进行电路设计时，需要为时序相关的信号设置适当的时序约束。
时序约束是指对于每个信号的到达时间、出发时间和时钟域要求进行明确的规定。
通过设置合理的时序约束，可以帮助设计工具自动优化电路，减少时序问题的出现。
4用小规模集成电路进行组合逻辑电路设计
4用小规模集成电路进行组合逻辑电路设计小规模集成电路（Small Scale Integrated Circuits，SSI）是指集成电路芯片中的逻辑门数量相对较少的类型。
在组合逻辑电路设计中，SSI可用于实现各种逻辑功能，如逻辑门、多路选择器等。
首先，我们需要了解一些基本的逻辑门。
1. 与门（AND Gate）：该门有两个或多个输入端和一个输出端。
只有当所有输入都为高电平时，输出才为高电平。
2. 或门（OR Gate）：该门有两个或多个输入端和一个输出端。
只要有一个输入为高电平，输出就为高电平。
3. 非门（NOT Gate）：该门只有一个输入端和一个输出端。
输出和输入相反，即输入为高电平时，输出为低电平；输入为低电平时，输出为高电平。
4. 异或门（XOR Gate）：该门有两个输入端和一个输出端。
只有当输入相同时，输出为低电平；当输入不同时，输出为高电平。
利用以上逻辑门，我们可以进行组合逻辑电路设计。
以下是一个例子：设计一个2位全加器（Full Adder）。
全加器是一种组合逻辑电路，可用于将两个二进制数字相加。
它有两个输入A和B，分别代表两个二进制位，还有一个输入Cin，代表低位的进位。
输出有两位，S代表和的位，Cout代表进位。
我们可以使用AND门、OR门和XOR门来实现全加器。
以下是全加器的真值表：Cin ， A ， B ， S ， Cout:---:，:---:，:---:，:-:，:--:0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，1根据真值表，我们可以得到全加器的逻辑表达式：S = A XOR B XOR Cin (第一个异或门)Cout = (A AND B) OR (Cin AND (A XOR B))然后，我们可以使用小规模集成电路实现该逻辑电路。
以74LS86为例，它是一个4个2输入异或门的小规模集成电路，每个异或门具有两个输入和一个输出。
实验七-小规模-SSI-计数器及其应用
实验七小规模SSI 计数器及其应用一、实验目的1. 熟悉触发器的逻辑功能。
2. 掌握小规模时序逻辑电路的设计方法、安装及调试。
3. 学会用状态转换表、状态转换图和时序图来描述时序逻辑电路的逻辑功能。
二、实验器件1. 数字信源状态分析实验箱。
2. 74LS00、 74LS20、 74LS74、 74LS112。
3. 双踪示波器、数字万用表。
三、实验原理1、SSI 时序逻辑电路设计原则和步骤：SSI 时序逻辑电路设计原则是:当选用小规模集成电路时,所用的触发器和逻辑门电路的数目应最少,而且触发器和逻辑门电路输入端数目也应为最少,所设计出的逻辑电路应力求最简,并尽量采用同步系统。
同步时序电路设计步骤如下:(1) 根据设计要求，画出状态图和状态表。
(2) 状态编码。
把状态表中各个字符表示的状态规定一个二进制代码，并使代码与各触发器的状态相对应。
(3) 选定触发器的类型。
不同逻辑功能的触发器驱动方式不同，所以用不同类型触发器设计出的电路也不同。
因此，在设计具体电路前必须根据需要选定触发器的类型。
(4) 根据代码形式的状态表和所选用的触发器直接写出输出方程。
或者根据状态表画出每个输出的卡诺图，写出输出方程。
(5) 对照所选触发器的状态方程，画出逻辑电路图。
(6) 检查设计的电路能否自启动。
四、实验内容1.试用 D 触发器和门电路设计一个四位扭环形计数器，并能自启动。
状态转换图如图 10 所示：图 10四位扭环形计数器状态转换图状态转移表为：表 9 四位扭环形计数器状态转移表根据状态转移表画出卡诺图，并确定状态转移方程：图11 四位扭环形计数器卡诺图据此逻辑电路图如下：U1A74LS74N1D21Q5~1Q6~1CLR11CLK 3~1PR4U1B74LS74N2D122Q9~2Q8~2CLR 132CLK 11~2PR10U2A74LS74N1D21Q5~1Q6~1CLR 11CLK 3~1PR4U2B74LS74N2D122Q9~2Q8~2CLR132CLK 11~2PR10V110kHz 5VU4A7408NVCC5.0VU3A 7432NXLA1C Q T1F图 12 四位扭环形计数器逻辑电路图由图12四位扭环形计数器逻辑电路图可得仿真结果如下图：图13 四位扭环形计数器仿真结果由图12四位扭环形计数器逻辑电路图和图13四位扭环形计数器仿真结果可得：电路可以自启动。
第六章 时序逻辑电路(一)
一个多位的数码寄存器，可以看作是多个触发器的并行使用。
4位数码寄存器
Q1
D1 D D2 D
Q2
D3 D
Q3
D4 D
Q4
CP
在CP的上升沿，将输入并行四位数码D1 D2 D3 D4存入到4级D触发器中。
6.2
时序逻辑电路的分析
例1：分析下图所示的时序电路。
&
1J C1 1
Q1 Q1
& 1J C1 2 1K
Q2 Q2
& 1J C1 3 1K
Q3 Q3
&
Z
CP
&
1K
解： 题意分析 ☆ 本电路三级触发器有统一时钟CP，是同步时序电路， 时钟方程可以不写。 ☆ 三级JK触发器是在CP下降沿动作。 ☆ 电路输入信号CP，次态和输出只取决于存储器的初态， 属于摩尔型时序电路。
西安邮电学院“校级优秀课程”
数字电路与逻辑设计
第六章 时序逻辑电路
第六章
目的与要求：
时序逻辑电路
1.掌握时序逻辑电路的定义、特点 2.掌握时序逻辑电路的分析方法 3.掌握时序逻辑电路的设计方法 重点与难点： 1.中、小规模时序逻辑电路的分析
2.中、小规模时序逻辑电路的设计
第六章
时序逻辑电路
6.1时序电路概述
6.3 寄存器、移位寄存器
作用：寄存器是数字系统中用来存储代码或数据的逻辑部件 功能：保存数码－接收、寄存、清除；读出数码 实现：主体是触发器且以D触发器居多 一个触发器只能存储1位二进制代码，存储n位二进制 代码的寄存器需要用 n 个触发器组成，所以寄存器实际上 是若干触发器的集合。
《现代数字电路基础》复习题及试卷（含答案）
《现代数字电路基础》复习题及试卷（含答案）《现代数字电路基础》复习要点⼀、数字电路基础知识掌握：1、不同数制间的相互转换；2、常⽤编码及（8421码、5421码、余3码）；⼆、逻辑代数基础掌握：1、逻辑代数的基本公式和运算规则；2、逻辑函数及其表⽰⽅法；3、最⼩项、最⼤项的定义及性质；4、任意项、约束项、⽆关项的概念。
重点掌握：1、逻辑函数的公式化简法；2、逻辑函数的卡诺图化简法（含⽆关项的卡诺图化简）。
三、组合逻辑电路了解：1、常⽤集成组合逻辑器件(加法器、编码器、数据分配器等)的逻辑功能及其应⽤。
掌握：1、中、⼩规模组合逻辑电路分析（写函数，列真值表，说明逻辑功能）；2、中规模组合逻辑电路设计（⽤指定器件，按规定⽅法（⽐较法、扩展法和降维图法）；3、中规模实验电路的分析、设计。
重点掌握：1、74LS147、74LS283中规模逻辑器件的逻辑功能及应⽤；2、中规模译码器、数据选择器的设计。
⽤指定器件，按规定⽅法（数据选择器重点掌握降维图法）设计逻辑电路；3、中规模实验电路的分析。
重点掌握⽔箱⽔位监测显⽰电路、加减运算电路。
四、集成触发器掌握：1、触发器(R-S、D、J-K、T、T’)的逻辑功能、特性⽅程及逻辑符号；2、异步端的功能和置位条件；3、触发器逻辑功能的相互转换。
重点掌握：边沿触发器(维持阻塞D；J-K触发器)的逻辑功能、特性⽅程及输出时序波形。
重点掌握触发器有异步输⼊端，含有组合逻辑电路。
五、时序逻辑电路掌握：1、⼩规模时序逻辑电路分析（同步和异步）；2、中规模时序逻辑电路分析和设计；3、中规模时序逻辑电路设计[⽤指定器件，按规定⽅法（反馈清零、反馈置数）实现设计]。
重点掌握：1、74LS161、74LS160、74LS194中规模时序逻辑器件的逻辑功能及应⽤；2、利⽤74LS194进⾏扭环计数器的设计，重点掌握单⽚；3、利⽤74LS161、74LS160进⾏任意进制计数器的设计（反馈清零法和反馈置数法）；4、⼩规模同步时序逻辑电路设计⽅法及步骤。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计
授课教师：陈东
电路与电子技术基础教学部
本次授课内容 —— 采用小规模器件设计同步时序电路
同步时序电路的特点
同步时序电路的设计步骤
同步时序电路的电路设计实例
同步时序电路的特点
同步时序电路是数字系统中使用最多的一类时序电路，其特点 是电路中的各触发器共用同一时钟，并在同一时刻进行各自状 态的转换。
异步时序电路：电路中各触发器的时钟可能不只一个， 并且其各自状态的转换不是同时进行的。
根据具体的逻辑问题要求，设计出满足这一要求的最简电路。
时序电路的设计应当力求所使用的器件数目最少，连线最少，即满足电路最简的要求。
设计题目
采用D触发器设计一个模值为六的同步计数器。
设计过程：
1. 绘制状态转移图
状态转移表
2. 状态编码，列状态转移表
100
,110,111,011,001,000543210======S S S S S S 偏离状态
☆★ 010、101是两个偏
离状态，必须为它们指定
状态的转移方向，否则无
法保证电路能够自启动。
编码后的状态转移图：
3. 选择触发器，表达式化简这里选择D触发器
利用卡诺图化简、推导状态转移方程：
n n Q Q 213=+n n Q Q 1
12=+
n n n n Q Q Q Q 1
2311+=+n n n Q Q Q Z 123=输出方程：驱动方程：⎪⎩⎪⎨⎧+===n n n n n Q Q Q D Q D Q D 12311223⎪⎩⎪⎨⎧+===+++n n n n n n n n Q Q Q Q Q Q Q Q 12311112213
状态转移方程：
4. 绘制逻辑电路图
同步时序电路是一类常用的时序逻辑电路，设计过程包括：画状态转移图、状态编码、列状态转移表、化简推导表达式（状态转移方程、驱动方程、输出方程），绘制逻辑电路图等步骤。
设计电路时需要特别注意偏离状态的处理，不加处理或处理不好会使设计出来的电路无法自启动，导致电路工作不可靠。
练习题目：
用J-K触发器设计模六可逆计数器，X=0做加法计数，X=1做减法计数。