软件无线电实验指导书

软件无线电技术

实验指导书

佟宁宁编

黑龙江工程学院电气与信息工程学院

2014年2月·哈尔滨

目录

实验一Quartus Ⅱ入门和译码器设计................................................................... - 2 - 实验二调制技术................................................................................................... - 13 - 实验三信道编码技术........................................................................................... - 18 - 实验四软件无线电的采样理论........................................................................... - 22 - 实验五信道化发射机实验................................................................................... - 25 -实验六软件无线电多速率信号处理技术 (28)

实验一Quartus Ⅱ入门和译码器设计

一、实验目的

1.初步掌握Quartus Ⅱ软件使用环境；

2.熟悉可编程器件的硬件设计流程；

3.了解EDA实验箱电路结构。

二、实验仪器设备、材料

1.EDA实验箱；

2.微型计算机、Quartus Ⅱ软件；

3.并口延长线。

三、预习内容

1.Quartus Ⅱ软件使用方法；

2.EPM7128SLC84-15芯片数据手册：MAX7000S CPLD DATASHEET（可到ALTERA

官方网站上下载PDF文档，首页网址为/，数据手册下载链

接地址为/literature/ds/m7000.pdf，在该数据手册里你可以

了解到典型CPLD的特性和应用指南；

3.译码器工作原理。

四、实验内容与步骤

（一）原理图设计输入：

１、软件的启动：单击“开始”进入“程序”选中“Quartus II ，打开“”Quartus II软件，如图1-1所示。

图1-1

２、启动File\New菜单，弹出新建文件类型选择窗口，如图1-2所示：

图1-2

３、单击鼠标选择Block Diagram/Schematic File，单击OK，之后就直接进入新建的原理图编辑状态，如图1-3所示：

图1-3

４、在设计电路之前要先保存文件，启动File\Save菜单，弹出命名窗口，如图1-4所示：

图1-4

选择文件存盘路径，注意，路径及文件不要采取汉字命名，命名文件后点击确定，弹出如图1-5对话框。注意文件名要和所描述器件的顶层实体名一致，当然名字最好能够反映器件特性，并且不要与Quartus软件自带的库元件名相冲突。

图1-5

5、此时，软件问你是否需要建立与所建立文件相适应的工程文件，这里一定是点击“是”，即建立一个工程文件。弹出一个对话框，点击“Next”，出现对话框如图1-6所示：

图1-6

注意，这里第一项为项目存盘路径，默认为前面文件存盘路径，这里不要改动，下面两

栏也不要改动，点击“Next”，出现对话框如图1-7所示：

图1-7

点击“Next”，出现器件系列和设置对话框，如图1-8所示：

图1-8

该对话框主要用来确定目标器件，以及目标器件的封装、引脚数量和速度等级。先在

“Family（系列）”选项下拉菜单中选择“MAX7000S”，随后在“Available Devices”多选框中选择“EPM7128SLC84-15”，即EDA实验箱中的目标器件。如果以后需要修改，可以点击Assignments/Device重新设置，点击“Next”，出现第三方工具对话框，如图1-9所示：

图1-9

这里我们使用Quartus II自带工具，不引入第三方EDA工具，直接点击“Next”，出现工程总览对话框，如图1-10所示：

图1-10

点击“Finish”完成，进入原理图文件编辑状态，进行电路设计。

（二）电路的编译与适配

１、编译适配

点击Processing\Start Compilation菜单，或者点击按钮开始编译，并显示编译结果，生成下载文件，以被硬件下载编程时调用。如果有错误待修改后再进行编译适配。编译成功后如图1-11所示。

图1-11

如果你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，测试硬件。如果你的电路有比较复杂，那么其仿真就显得非常必要。

（三）电路仿真与时序分析

Quatuts II软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。众所周知，开发人员在进行电路设计时，非常希望有比较先进的高效的仿真工具出现，这将为你的设计过程节约很多时间和成本。由于EDA工具的出现，和它所提供的强大的（在线）仿真功能迅速地得到了电子工程设计人员的青睐，这也是当今EDA(CPLD/FPGA)技术非常火爆的原因之一。下面就Quartus II软件仿真功能的基本应用在本实验中作一下初步介绍，在以后的实验例程中将不再贅述。

1、启动File\New菜单，弹出设计输入选择窗口，如图1-12所示：

图1-12

如图选择仿真用的波形文件，点击“OK”，进入仿真界面，并按默认文件名存盘，如图1-13所示：