实验一 2选1多路选择器的设计..
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一 简单组合电路的设计
(1) 实验目的： 熟悉QUARTUSⅡ的Verilog HDL文本设计流 程全过程，学习简单组合电路的设计、多层 次电路设计、仿真和硬件测试。 (2) 实验内容1： 按照 QUARTUSII 应用向导给出的步骤，利用 QUARTUSⅡ完成 2 选 1 多路选择器的文本编辑 输入(mux21a.v)和仿真测试等步骤，给出仿真 波形。最后在实验系统上进行硬件测试，实际 验证本项设计的功能。
mux21a u1 (.a(a2), .b(a3), .s(s0), .y(tmp)); mux21a u2 (.a(a1), .b(tmp), .s(s1), .y(outy)); endmodule
按照十一章的步骤对上例分别进行编译、综合 、仿真。并对其仿真波形作出分析说明。
MUXK的仿真波形
(4) 实验内容3： 引脚锁定以及硬件下载测试。若目标器 件是 EPM7128SLC84-15(MAX7000S 系列 ) ， 建议选实验电路模式 5 ，用键 1(PIO0 ，引脚 号为 4) 控制 s0 ；用键 2(PIO1 ，引脚号为 5) 控 制s1；a3、a2和a1分别接clock5(引脚号为75) 、clock0(引脚号为2)和clock2(引脚号为70)； 输出信号 outy 仍接扬声器 spker( 引脚号为 81) 。 通 过 短 路 帽 选 择 clock0 接 256Hz 信 号 ， clock5接1024Hz，clock2接8Hz信号。最后进 行编译、下载和硬件测试实验。
(4 )实验内容2(附加实验内容，有时间同学做）： 将设计的多路选择器看成是一个元件mux21a ，利用模块调用来描述下图，并将此文件放在 同一目录中。
u1 a1 MUX21A a2 a3 s1 a b s y tmp a b s y outy MUX21A MUXK
u2
s0
以下是参考程Fra Baidu bibliotek：
module MUXK (a1, a2, a3, s0, s1, outy); input a1; input a2; input a3; input s0; input s1; output outy; wire outy; wire tmp;
(5) 实验报告： 根据以上的实验内容写出实验报告，包括 程序设计、软件编译、仿真分析、硬件测试和 详细实验过程；给出程序分析报告、仿真波形 图及其分析报告。
实验注意事项：
1、每次做实验前先签到（考勤依据之一）， 签名包括姓名学号以及电脑编号。 2、程序设计好，编译仿真正确后，作好引脚 锁定并编译。检查正确后才打开实验箱的电源。 3、对逻辑芯片编程下载前，一定注意先将 实验模式选择正确。 4、预习报告在每次实验开始时交老师签字 （考勤依据之二），实验完成老师检查并提问 后在实验操作栏签字并给出操作分数。
参考源代码：
module mux21a (a, b, s, y); input a; input b; input s; output y; wire y; assign y = (s == 1'b0) ? a : b ; endmodule
mux21a的仿真波形
(3) 实验内容2： 引脚锁定以及硬件下载测试。若目标器 件是 EPM7128SLC84-15(MAX7000S 系列 ) ， 建议选实验电路模式 5 ，用键 1(PIO0 ，引脚 号为 4) 控制 s ； a 和 b 分别接 clock5( 引脚号为 75) 、 clock0( 引脚号为 2) ；输出信号 y 接扬声 器 spker( 引 脚 号 为 81) 。 通 过 短 路 帽 选 择 clock0接256Hz信号，clock5接1024Hz，最后 进行编译、下载和硬件测试实验。
(1) 实验目的： 熟悉QUARTUSⅡ的Verilog HDL文本设计流 程全过程，学习简单组合电路的设计、多层 次电路设计、仿真和硬件测试。 (2) 实验内容1： 按照 QUARTUSII 应用向导给出的步骤，利用 QUARTUSⅡ完成 2 选 1 多路选择器的文本编辑 输入(mux21a.v)和仿真测试等步骤，给出仿真 波形。最后在实验系统上进行硬件测试，实际 验证本项设计的功能。
mux21a u1 (.a(a2), .b(a3), .s(s0), .y(tmp)); mux21a u2 (.a(a1), .b(tmp), .s(s1), .y(outy)); endmodule
按照十一章的步骤对上例分别进行编译、综合 、仿真。并对其仿真波形作出分析说明。
MUXK的仿真波形
(4) 实验内容3： 引脚锁定以及硬件下载测试。若目标器 件是 EPM7128SLC84-15(MAX7000S 系列 ) ， 建议选实验电路模式 5 ，用键 1(PIO0 ，引脚 号为 4) 控制 s0 ；用键 2(PIO1 ，引脚号为 5) 控 制s1；a3、a2和a1分别接clock5(引脚号为75) 、clock0(引脚号为2)和clock2(引脚号为70)； 输出信号 outy 仍接扬声器 spker( 引脚号为 81) 。 通 过 短 路 帽 选 择 clock0 接 256Hz 信 号 ， clock5接1024Hz，clock2接8Hz信号。最后进 行编译、下载和硬件测试实验。
(4 )实验内容2(附加实验内容，有时间同学做）： 将设计的多路选择器看成是一个元件mux21a ，利用模块调用来描述下图，并将此文件放在 同一目录中。
u1 a1 MUX21A a2 a3 s1 a b s y tmp a b s y outy MUX21A MUXK
u2
s0
以下是参考程Fra Baidu bibliotek：
module MUXK (a1, a2, a3, s0, s1, outy); input a1; input a2; input a3; input s0; input s1; output outy; wire outy; wire tmp;
(5) 实验报告： 根据以上的实验内容写出实验报告，包括 程序设计、软件编译、仿真分析、硬件测试和 详细实验过程；给出程序分析报告、仿真波形 图及其分析报告。
实验注意事项：
1、每次做实验前先签到（考勤依据之一）， 签名包括姓名学号以及电脑编号。 2、程序设计好，编译仿真正确后，作好引脚 锁定并编译。检查正确后才打开实验箱的电源。 3、对逻辑芯片编程下载前，一定注意先将 实验模式选择正确。 4、预习报告在每次实验开始时交老师签字 （考勤依据之二），实验完成老师检查并提问 后在实验操作栏签字并给出操作分数。
参考源代码：
module mux21a (a, b, s, y); input a; input b; input s; output y; wire y; assign y = (s == 1'b0) ? a : b ; endmodule
mux21a的仿真波形
(3) 实验内容2： 引脚锁定以及硬件下载测试。若目标器 件是 EPM7128SLC84-15(MAX7000S 系列 ) ， 建议选实验电路模式 5 ，用键 1(PIO0 ，引脚 号为 4) 控制 s ； a 和 b 分别接 clock5( 引脚号为 75) 、 clock0( 引脚号为 2) ；输出信号 y 接扬声 器 spker( 引 脚 号 为 81) 。 通 过 短 路 帽 选 择 clock0接256Hz信号，clock5接1024Hz，最后 进行编译、下载和硬件测试实验。