格雷码 二进制码转换
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
端口类型定义端口的数据类型， 4 其对应的原理图为：
Biblioteka Baidu
a
b
&
y
5 要用关键字end结束该实体
VHDL 语言的基本结构 VHDL 数据类型 VHDL 数据类型分为逻辑数据类型和数值数据类型。
逻辑数据类型
boolean(布尔代数),信号形式：false、true）； bit(位)信号形式：（‘0’，‘1’）； bit_vector(位数组)信号形式：‚00111”等。 以上三种数据类型都在std库的standar程序包中定义。
格雷码变换电路
XOR
g0
INPUT VCC
OUTPUT
b0
inst2
XOR
g1
INPUT VCC
OUTPUT
b1
inst
XOR
g2
INPUT VCC
OUTPUT
b2
inst1
XOR
g3
INPUT VCC
OUTPUT
b3
inst3
GND
如何编组
如何编组
输入组名
如何设置数据类型
如何设置数据类型
格雷码变换电路
实验目的：
1）用组合电路设计4位格雷码/二进制码变换电路。 2）学习利用原理图输入法和VHDL语言设计简单逻辑电路 的方法。 实验内容：
1）采用原理图输入方法和VHDL语言设计4位格雷码/二进制 码变换电路。 2）建立仿真文件对该电路进行功能仿真。 3) 将该电路下载至实验箱验证其逻辑功能。
实体
VHDL 的标识符（Identifiers）
实体名为VHDL标识符的一种。标识符是用户给常量、变量、 信号、端口、子程序或参数定义的名字
标识符命名规则 1 基本标识符由字母、数字和下划线组成 2 第一个字符必须是字母，最后一个字符不能是下划线
3 不允许连续2个下划线
4 关键字不能用于标识符 5 大小写是等效的 例如：h_adder,mux21,example为合法标识符； 2adder,_mux21,ful__adder,adder_,and为错误的标识符。
成为国际的硬件描述语言标准.
简介 优点
VHDL硬件描述语言基础
• 用于设计复杂的、多层次的设计。支持设计库和 设计的重复使用 • 与硬件独立，一个设计可用于不同的硬件结构，
而且设计时不必了解过多的硬件细节。
• 有丰富的软件支持VHDL的综合和仿真，从而能在 设计阶段就能发现设计中的Bug，缩短设计时间， 降低成本。 • VHDL有良好的可读性，容易理解。
程序包
程序包提供了各种数据类型、函数定义以及各种类型转换函 数及运算等，常见的程序包有以下几种。 std_logic_1164程序包：常用数据类型（std_logic、 std_logic_vector等）和函数的定义，各种类型转换函数及逻辑 运算。 std_logic_arith程序包：在std_logic_1164程序包的基础上 定义了无符号数和有符号数数据类型，并为其定义了相应的算术 运算、比较，无符号数和有符号数及整数之间的转换函数。 std_logic_signed和std_logic_unsigned程序包：定义了可 用于integer数据类型和std_logic及std_logic_vector数据类型 混合运算的运算符，并定义了由std_logic_vector 到integer的转 换函数。 使用程序包必须用该语句：use ieee.std_logic_...;
实体
VHDL硬件描述语言基础
entity and_gate IS port(a,b: IN BIT; 信号名 y: out BIT); end and_gate; 3 Port中定义了信号名、端口模式、端口类型。 信号名为标识符，要符合标识符的命名规则
端口模 式
端口类型
端口模式包括：in、out、inout、buffer。
库和程序包
库
库是VHDL语言编写的源程序及其通过编译的数据的集合，由 各种程序包组成，常见的为STD库，IEEE库。 STD库是标准库，常用的程序包为standard。 standard程序包定义了基本数据类型(如：bit数据类型等)和 函数及各种类型之间的转换。该程序包实际应用中已经隐性打开， 不需要用use语句另外说明。 IEEE库是按照国际IEEE组织制定的工业标准进行编写的标准 资源库，常用程序包为std_logic_1164程序包， std_logic_signed和std_logic_unsigned程序包， std_logic_arith程序包。 使用库必须用该语句：library ieee;
如何生成模块
练习：VHDL语言描述4为二进制转换为格雷码的电路，观 察输入输出波形，编译无误后下载到实验箱进行验证。 • 工程的顶层设计实体名一定要和设计文件中的实体名匹配。
VHDL硬件描述语言基础
• 简介 • 基本结构 • 基本语句 • 设计组合电路 • 设计时序电路
VHDL硬件描述语言基础
简介
• 传统数字电路设计方法不适合设计大规模的系统。 • 众多软件公司开发研制了具有自己特色的电路硬件描 述语 言 （ Hardware Description Language,HDL ） ， 存在着很大的差异。因此，硬件设计工程师需要一种 强大的、标准化的硬件描述语言，作为可相互交流的 设计环境。 • 美国国防部在1981年提出了一种新的HDL，称之为 VHSIC Hardware Description Language，简称为 VHDL，这种语言的成就有两个方面： 描述复杂的数字电路系统;
std_logic(标准逻辑位)信号形式：‘0’、‘1’、‘X’(不定)、‘Z’(高 阻)，‘L’(弱信号0)，‘H’(弱信号1)，‘W’（弱信号不定），‘－’ （不可能情况）。 std_logic_vector（标准逻辑位矢量）
以上两种数据类型都在ieee库的std_logic_1164程序包中定义。 使用这两种数据类型 必须有两条声明语句： library ieee； use ieee.std_logic_1164.all;
1 声明部分包括：结构体所用的内部信号及数据类型； 元件例化声明。
2 结构体部分主要包括：并行语句信号赋值； 进程（顺序语句）； 元件例化语句。 3 最后以end结束结构体部分。
逻辑运算符
And（与），Or（或），Not（非）， Nand（与非），Nor（或非），Xor（异或）， Xnor（同或）。
能进行逻辑运算的数据类型：bit、bit_vector、 boolean std_logic、std_logic_vector
实验报告要求
2、电路设计文件
* 原理图文件；
* 波形仿真文件； * VHDL语言文件；
3、实验感想
* 实验过程中遇到的问题及解决问题的方法； * 实验的收获与感受； * 期望及要求；
VHDL 语言的基本结构
结构体（Architecture）
结构体描述实体的行为功能，其格式如下
architecture 结构体名 of 实体名 is --声明 begin --结构体部分 end 结构体名; architecture rhl of and_gate is begin y<=a AND b; end rhl; 逻辑运算符
实验原理
Bi Gi Bi B(i 1) Gi
B3 G 3 B 2 B3 G 2 B1 B 2 G1 B 0 B1 G 0
Gi Bi Gi B(i 1) Bi
G 3 B3 G 2 B3 B 2 G1 B 2 B1 G 0 B1 B 0
Biblioteka Baidu
a
b
&
y
5 要用关键字end结束该实体
VHDL 语言的基本结构 VHDL 数据类型 VHDL 数据类型分为逻辑数据类型和数值数据类型。
逻辑数据类型
boolean(布尔代数),信号形式：false、true）； bit(位)信号形式：（‘0’，‘1’）； bit_vector(位数组)信号形式：‚00111”等。 以上三种数据类型都在std库的standar程序包中定义。
格雷码变换电路
XOR
g0
INPUT VCC
OUTPUT
b0
inst2
XOR
g1
INPUT VCC
OUTPUT
b1
inst
XOR
g2
INPUT VCC
OUTPUT
b2
inst1
XOR
g3
INPUT VCC
OUTPUT
b3
inst3
GND
如何编组
如何编组
输入组名
如何设置数据类型
如何设置数据类型
格雷码变换电路
实验目的：
1）用组合电路设计4位格雷码/二进制码变换电路。 2）学习利用原理图输入法和VHDL语言设计简单逻辑电路 的方法。 实验内容：
1）采用原理图输入方法和VHDL语言设计4位格雷码/二进制 码变换电路。 2）建立仿真文件对该电路进行功能仿真。 3) 将该电路下载至实验箱验证其逻辑功能。
实体
VHDL 的标识符（Identifiers）
实体名为VHDL标识符的一种。标识符是用户给常量、变量、 信号、端口、子程序或参数定义的名字
标识符命名规则 1 基本标识符由字母、数字和下划线组成 2 第一个字符必须是字母，最后一个字符不能是下划线
3 不允许连续2个下划线
4 关键字不能用于标识符 5 大小写是等效的 例如：h_adder,mux21,example为合法标识符； 2adder,_mux21,ful__adder,adder_,and为错误的标识符。
成为国际的硬件描述语言标准.
简介 优点
VHDL硬件描述语言基础
• 用于设计复杂的、多层次的设计。支持设计库和 设计的重复使用 • 与硬件独立，一个设计可用于不同的硬件结构，
而且设计时不必了解过多的硬件细节。
• 有丰富的软件支持VHDL的综合和仿真，从而能在 设计阶段就能发现设计中的Bug，缩短设计时间， 降低成本。 • VHDL有良好的可读性，容易理解。
程序包
程序包提供了各种数据类型、函数定义以及各种类型转换函 数及运算等，常见的程序包有以下几种。 std_logic_1164程序包：常用数据类型（std_logic、 std_logic_vector等）和函数的定义，各种类型转换函数及逻辑 运算。 std_logic_arith程序包：在std_logic_1164程序包的基础上 定义了无符号数和有符号数数据类型，并为其定义了相应的算术 运算、比较，无符号数和有符号数及整数之间的转换函数。 std_logic_signed和std_logic_unsigned程序包：定义了可 用于integer数据类型和std_logic及std_logic_vector数据类型 混合运算的运算符，并定义了由std_logic_vector 到integer的转 换函数。 使用程序包必须用该语句：use ieee.std_logic_...;
实体
VHDL硬件描述语言基础
entity and_gate IS port(a,b: IN BIT; 信号名 y: out BIT); end and_gate; 3 Port中定义了信号名、端口模式、端口类型。 信号名为标识符，要符合标识符的命名规则
端口模 式
端口类型
端口模式包括：in、out、inout、buffer。
库和程序包
库
库是VHDL语言编写的源程序及其通过编译的数据的集合，由 各种程序包组成，常见的为STD库，IEEE库。 STD库是标准库，常用的程序包为standard。 standard程序包定义了基本数据类型(如：bit数据类型等)和 函数及各种类型之间的转换。该程序包实际应用中已经隐性打开， 不需要用use语句另外说明。 IEEE库是按照国际IEEE组织制定的工业标准进行编写的标准 资源库，常用程序包为std_logic_1164程序包， std_logic_signed和std_logic_unsigned程序包， std_logic_arith程序包。 使用库必须用该语句：library ieee;
如何生成模块
练习：VHDL语言描述4为二进制转换为格雷码的电路，观 察输入输出波形，编译无误后下载到实验箱进行验证。 • 工程的顶层设计实体名一定要和设计文件中的实体名匹配。
VHDL硬件描述语言基础
• 简介 • 基本结构 • 基本语句 • 设计组合电路 • 设计时序电路
VHDL硬件描述语言基础
简介
• 传统数字电路设计方法不适合设计大规模的系统。 • 众多软件公司开发研制了具有自己特色的电路硬件描 述语 言 （ Hardware Description Language,HDL ） ， 存在着很大的差异。因此，硬件设计工程师需要一种 强大的、标准化的硬件描述语言，作为可相互交流的 设计环境。 • 美国国防部在1981年提出了一种新的HDL，称之为 VHSIC Hardware Description Language，简称为 VHDL，这种语言的成就有两个方面： 描述复杂的数字电路系统;
std_logic(标准逻辑位)信号形式：‘0’、‘1’、‘X’(不定)、‘Z’(高 阻)，‘L’(弱信号0)，‘H’(弱信号1)，‘W’（弱信号不定），‘－’ （不可能情况）。 std_logic_vector（标准逻辑位矢量）
以上两种数据类型都在ieee库的std_logic_1164程序包中定义。 使用这两种数据类型 必须有两条声明语句： library ieee； use ieee.std_logic_1164.all;
1 声明部分包括：结构体所用的内部信号及数据类型； 元件例化声明。
2 结构体部分主要包括：并行语句信号赋值； 进程（顺序语句）； 元件例化语句。 3 最后以end结束结构体部分。
逻辑运算符
And（与），Or（或），Not（非）， Nand（与非），Nor（或非），Xor（异或）， Xnor（同或）。
能进行逻辑运算的数据类型：bit、bit_vector、 boolean std_logic、std_logic_vector
实验报告要求
2、电路设计文件
* 原理图文件；
* 波形仿真文件； * VHDL语言文件；
3、实验感想
* 实验过程中遇到的问题及解决问题的方法； * 实验的收获与感受； * 期望及要求；
VHDL 语言的基本结构
结构体（Architecture）
结构体描述实体的行为功能，其格式如下
architecture 结构体名 of 实体名 is --声明 begin --结构体部分 end 结构体名; architecture rhl of and_gate is begin y<=a AND b; end rhl; 逻辑运算符
实验原理
Bi Gi Bi B(i 1) Gi
B3 G 3 B 2 B3 G 2 B1 B 2 G1 B 0 B1 G 0
Gi Bi Gi B(i 1) Bi
G 3 B3 G 2 B3 B 2 G1 B 2 B1 G 0 B1 B 0