数字式秒表汇总

苏州科技学院电子与信息工程学院

数字电子技术

课程设计报告

设计名称数字式秒表

班级通信1012

同组同学丁玥1020119230

孙慧婷1020119231

张萌1020119232

董嫒琳1020119233

指导教师潘敬熙

2012 年6 月

苏州科技学院电子与信息工程学院

数字电子技术

课程设计报告

一、课程设计目的

《数字电子技术基础》课程设计是继《数字电子技术基础》理论课之后电子信息类专业开出的重要实践教学环节。它的任务是使学生能独立设计出比较复杂的实用数字电子线路。并通过数字电子线路的设计、安装和调试，初步掌握数字电子线路单元电路的分析与设计方法。巩固所学理论，提高动手能力、创新能力和综合设计能力。为今后工作奠定坚实的基础。

二、课程设计要求

1、提出设计方案；要根据指导教师布置的课题，学会找参考书籍、查阅手册、图表和文献资料等。通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法。

2、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。

3、学习电子设计自动化EDA（Electronic Design Automation）工具multisim 并设计电路图，功能仿真。

4、列出需要的器件清单及其参数，掌握电子线路的焊接技术，了解印制版的制作技术。并进行线路调试。

5、掌握常用仪器设备的正确使用方法，学会简单电路的实验调试和整机指标测试方法，提高动手能力，能在教师指导下，完成课程任务。按任务要求，设计电路，计算参数，选择元器件。根据所设计的电路和所选择的元器件制板，焊接安装电路，并按照调试步骤进行调试。逐步排除故障最终达到设计要求。

6、撰写设计报告，写出设计与制作的全过程，附上有关资料和图纸及心得

体会了解与课题有关的电子线路以及元器件工程技术规范。

7、培养严肃认真的工作作风和科学态度。通过课程设计实践，逐步建立正确的生产观念、工程观念和全局观点。

三、课程设计内容

数字式秒表

1、设计并制作符合要求的电子秒表；

2、秒表由6 位七段LED 显示器显示，其中两位显示“ min ”，四位显示“ s ”，其中显示分辨率为0.01s ；

3、计时最大值为99min59.99s ；

4、计时误差不得超过0.01s ；

5、具有清零、启动计时、暂停计时及继续计时等控制功能；

6、控制操作按键不得超过 2 个。

四、电路组成框图

秒表控制开关

分计数（100进制）

秒计数

（60进制）

毫秒计数

（100进制）

译码器

显示器

555

多谐振荡七段数码管

数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。

所为数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。

控制电路：它是由两个74LS00集成与非门元件构成的基本R-S触发器，接在机械开关K的后面，防止开关K在打开和闭合时一些假信号窜入逻辑电路。用来控制秒表的开始，暂停。

复位电路：作为清零复位用。它是由电源，开关和一个电阻组成的电路。0.1秒脉冲发生器电路：它由555集成定时器元件和外围的电阻和电容等元件构成的多谐振荡器。调节滑动电阻的数值，可以改变脉冲发生器的输出频率。

计数器电路：从进位制来分，有二进制计数器，十进制计数器等多种形式。在此采用的74LS160十位二进制计数器，即8421编码方式。

译码器电路：是将数码转换为一定的控制信号。在此由74LS47集成元件构成，它能将十个二进制数码转换为输出端上的电平信号以控制显示器。

显示器电路：有辉光数码管和荧光数码管等多种显示电路。此次设计中采用的是共阳极七段LED显示器。

五、元器件清单

六、各功能块电路图 1.计数器

74LS160的管脚图及功能表如下:

74LS160管脚图及功能表

1 V 0

2

3 LD ET Q Q Q Q CO RD LD ET EP CP D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 0 × × × × × × × × 0 0 0 0 1 0 × × ↑ D C B A D C B A 1 1 0 × × × × × × 保 持 1 1 × 0 × × × × × 保 持 1 1 1 1 ↑ × × × × 计 数

74LS160功能表

74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。RD和LD都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3 Q2 Q1 Q0=1001时，RCO=1。

8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图：

本次试验中74160的级联图

2.译码器电路

译码器电路是将数码转换为一定的控制信号。在此由7447集成元件构成，它能将一个二进制数码转换为输出端的电平信号以控制显示器。

下图为7447的管脚图：

LT’,RBI’接逻辑开关，D,C,B,A接8421码拨