半导体可靠性分析

鋁金屬電子遷移現象之示意圖，V 符號為 空洞(Void)缺陷，而在二個或者更多晶粒 交接處有三交點(Triple Point)，是發生電 子遷移效應之位置
4
氧化矽膜之可靠度量測 (1)
• •
氧化矽膜主要之功能：
– 電性的絕緣，擴散及離子佈值時之光罩 (Mask) ，保護元件表面。
當氧化矽膜的絕緣特性不良時，漏電流過 高時，即稱為故障。
12
故障情形之分類與統計分析
•
故障情形之分類： 故障率之浴缸曲線(Bath-Tub Curve)
– – – 早夭期(Early Failure ) ：操作時間短便故 障。CMOS之閉鎖複象則處於製造商之早 夭期便會偵測出來。 穩定期(Useful Life) 元件衰退期(Wearout Life) ：操作時間比 較長者。電子遷移現象和熱載子效應，通 常在產品使用甚久之衰退期才會發生。
5. CMOS門閂閉鎖現象 (COMS Latch-up) 6. 封裝技術之可靠度 (Package Technology) 三、故障之機率分析函數 四、可靠度測試方法 五、加速測試因子與取樣數
1
可靠度分析 (Reliability Analysis)
•
可靠度分析：
– 藉著研究元件的物理機制，並利 用數學統計之分析技巧，以進行 元件評估改善之工作，期能完整 地預測出元件之生命週期，再將 其分析結果反應在製程上，求得 製程參數的改進，如此更可確保 元件衰退期的延緩，降低隱藏式 之缺陷，而最終目的是提高產品 的良率 。
• 在接近氧化矽和矽之界面處(陰極電板處)有 一些正電荷之缺陷，導致能帶圖往下降， 使得接在陰極處之矽基座內電子可注入或 穿透氧化矽膜，而造成崩潰。
氧化矽膜內有介電面缺陷電荷(Interface Trapped Charge)、氧化矽之固定電荷(Oxide Fixed Charge)、氧化矽缺陷電荷(Oxide Trapped Charge)與移動離子電荷(Mobile Ionic Charge) 。缺障愈多，愈容易使電荷過 度集中，導到電場分佈不均勻而造成可靠 度之間題。 正電荷被較弱之污點陷阱處所抓住，造成 能帶圖往下彎曲，致使電子能更有效穿越 能障。 這種缺陷大部份是來自製程上之污染、雜 質、金屬物與有機物之殘留、製程上所衍 生之破壞。
•
電場強度(Eox)測試
– – 量測氧化矽膜的絕緣特性。 一般以加上斜波電壓(ramp voltage)後量 測電流之方式進行。當造成電流突增時 之電場，即為崩潰電場。 QBD量測是氧化矽膜品質之重要指標。 QBD測試除了用定電流之測試方式，也 需要用斜電起和斜波電流來測試，來加 強可靠度之測試結果。 由於斜波電壓是由小到大，故可以兼顧 測試時間與體質比較弱之氧化膜之特性 (如B形式之氧化膜元件)，使之完全反應 在可靠度之失效元件分佈圖上。
B型式----異質性崩潰(Extrinsic Breakdown)
– –
– – –
C型式----本質性崩潰(Intrinsic Breakdown) 崩潰模式之定義: A型式為小於2MV/cm; B型式則為小於 8MV/cm大於 2MV/cm C型式為大於8MV/cm
–
7
氧化矽膜之可靠度量測 (4)
– – 由汲極電流決定 MTF ~ k-6
• 熱載子現象之元件縮小效應:
– – 由基座電流 (Isub) 決定 △τ~
•
應力遷移現象之元件尺寸縮小效應:
– △τ ~ k-3
mB 1 exp 1 m k
•
氧化矽厚度變薄之可靠度問題:
– τ(縮小)/τ(未縮小)= exp [- (k-1)
IC元件與製程之可靠度分析
一、可靠度分析 (Reliability Analysis) 二、影響元件之可靠度的主要因素 1. 熱載子效應 (Hot-Carrier Effect)
2.電子遷移效應 (Electromigration) 3. 氧化矽膜之可靠度量測 (Silicon-Oxide Film) 4. 元件縮小時之可靠度問題 (Device Scaling)
•
熱載子注入模型 ：
– – – –
•
一般造成元件退化的主要是汲極累增熱載 子(DAHC)模型（如右圖說明）
– 一般多用基座電流(Isub)作為監控指標，電流 愈大表示DHAC反應愈激烈。測試時多使用 最大基座電流。 MOS元件因高電場(～200KV/cm)下，通道電子獲得足 夠能量而產生撞擊游離化效應，此時大部份的電子是 流向汲極，而大部份的電洞則由基板收集，但還有部 份因碰撞而轉向與電子結合。電洞在仍有足夠能量過 Si-SiO2，能障情形下，注入閘極氧化膜。
(2) 崩潰電荷(Breakdown Charge, QBD)
– –
圖(a)是TDDE之量測技巧，由固定電壓量測方 式，偵測出其漏電流及崩潰時間而得。 圖(b)是崩潰電荷QBD之量測方式，由F-N穿透 時之固定電流，偵測其崩潰時間而得 。
5
氧化矽膜之可靠度量測 (2)
•
氧化矽膜崩潰之機制 ： – 正電荷(Positive Charge)缺陷
•
斜坡電壓和電流之測試方法 ：
– –
–
斜波電壓與時間之關係圖。 其中斜波增加率為小於101/2倍/秒， 以15%電壓突增為比較理想。
8
元件縮小(Device Scaling)之可靠度問題
•
縮小因素(Scaling Factor) k：
– 如元件尺寸有20%之縮小比例時，k 之定義為 1.20。
•
電子遷移效應之元件縮小現象
–
封裝搬術之可靠度問題之示意圖: 如封裝技術材料之龜裂問題、晶片龜裂、塑膠複合 模子問題、晶片之保護層、球形接點破碎、及脫屑 (Delamination)問題…等。
11
故障之機率分析函數
•
故障之機率分佈函數之功用：
– 運用故障之機率分佈函數及其分析技巧， 經由適當的測試方法驗證、量化與反應結 製程或元件控制與設計上，以進行元件評 估改善之工作。 單位時間內，在某特定工作條件下，元件 仍然處於正常工作之機率。
–
陷阱(Trap)缺陷
•
–
Hale Waihona Puke Baidu
弱污點(Weak spot) 缺陷
• •
(a)是氧化矽膜崩潰之機制 (b)則是正電荷缺陷產生時，能帶圖之變化情形
6
氧化矽膜之可靠度量測 (3)
•
氧化矽膜之故障模式 – 以I-V曲線之崩潰電場大小來區分 A型式----針孔(Pin-hole)模式
– 崩潰電場通常是小於2MV/cm，此類之氧化 膜會造成產品良率的損大，可在產品預燒 檢測時被偵測出來 。 崩潰電場大於2MV/cm，小於8MV/cm。 此模式類之崩潰常和外面因子有關，模式B 之薄膜隱藏著隨時都會故障之危機，故又 稱為隱藏式之缺陷。 B模式之薄膜是採用較大面積之量測。 崩潰電場在8MV/cm條件以上 此類之崩潰行為是材料本身特性所限制住， 此型之氧化矽膜，不太容易發生可靠度之 問題 。 C模式之薄膜則用較小之測試面積 。
9
CMOS門閂閉鎖(Latch-up)現象
•
閉鎖現象(latch-Up)
– CMOS元件中，由於寄生之p-n-p-n四層電晶體所 產生類似閘流體之矽控整流器之閉鎖效應。 (1)當外來雜訊或者額外之外部電壓加在輸出瑞 或輸入端，就可能造成CMOS元件之閉鎖；這是 最常發生CMOS元件閉鎖之主要原因。 (2)當外部輻射線及高能量電子之撞擊離子現南 發生，產生不正常的電流通過矽塊材基座內， 也曾有閉鎖現象的發生 (3)或外加電源供應器之電壓瞬間變化，造成電 流遷移至基座塊材料 (4)當p井內之基座塊材之接面崩潰造成大量的電 流及偏壓。
f t f t Rt0 1 F t
•
單位時間之故障率(Failure In Time ) FIT
– –
•
累積故障分佈函數(Cumulation Distribution Function of Failure, CDF) F(t)
– – 在單位時間內產品，累積之總故障機率F(t) 函數。 二者之相對關係為 R(t) + F(t) = 1，其中
•
當瞬間故障率λ為定值時 ，
– – –
F t f t dt'
t
•
因為當F(t) = ½ 時，t 則稱為lifetime。
•
故障機率密度函數(Probability Density Function of Failture，PDF) f(t)
– 在某一時間t時，產品發生故障的機率。
•
瞬間故障率(Instantaneous Failure Rate ) (t)
– 某一特定時間，產品瞬間故障率，它是PDF 故障率和前一段時間之可靠度之比。

–
•
可靠度R(t)
–
當可靠度為趨近1時，瞬間故障率 = f(t) 。 1 FIT表示109元件-小時之倒數 1 FIT = [109元件-小時]-1 R(t)＝exp(－ t) MTTF＝ 1/ F(t)＝1-e- t F(t)＝1-e- t = ½ t = ln2/
•
閉鎖現象發生之可能因子：
–
–
– –
•
防止CMOS元件閉鎖之方法：
– – – 護環式 p- on p++之磊晶片 修改製程參數
CMOS電晶體中之閉鎖問題 其中塊材有p-n-p (Q1)電晶體，p 井內有n-p-n (Q2) 電晶體，彼此連接成pnpn 寄生閘流體 。
10
封裝技術(Packaging Technology)之可靠度
•
實驗結果顯示n-MOS元件退化主要是由閘 極氧化膜界面陷阱產生所造成。
3
電子遷移效應 (Electromigration, EM)
•
•
•
電子遷移現象(Electmigration, EM) – 一種因為電子流的撞擊使金屬原子產 生移位的效應。 – 原子移位後在原處產生空位(Vacancy)， 導致金屬連接線的斷線；也可能聚集 而產生突丘(Hillock)與突鬚(Whisker) 使金屬線問的短路。 電子遷移之測試方法 – 主要係採用定電流的加速方法，而以 斷路或短路的發生為故障發生時間。 – 生命期模型經驗公式： MTTF＝AJ-nexp Ea/kT。 – 電子遷移的故障機率分佈是符合Lognormal之分佈函數。 應力遷移(Stress Migration) – 當線寬愈綑時，不同材料係數(如熱 膨脹係數，彈性係數)產生的應力 (Stress)會使金屬線形成空洞(Void)或 原子積聚而產生斷路或短路的故障。
– 任何閘極氧化膜發生故障時，都可能導致 元件故障而影響到整個電路的正常運作及 產品良率。
•
測試氧化膜生命週期之方法： (1) 介電質隨時間而崩潰(Time-Dependent Dielectric Breakdown, TDDB)
– 加一固定電壓，記錄氧化矽膜之電流及崩 潰時間，再用數學統計方式來預估其生命 週期時間。 所加的固定電流和測試時之崩潰時間的乘 積，即所謂崩潰電荷。 QBD的測試結果比較不曾因測試方法的不同 而有所差異。
•
影響元件之可靠度的主要因素：
1. 熱載子效應 2.電子遷移效應 3. 氧化矽膜之可靠度量測 4. 元件縮小時之可靠度問題 5. CMOS門閂閉鎖現象 6. 封裝技術之可靠度
2
熱載子效應 (Hot-Carrier Effects, HCE)
• 熱載子效應
– – 係指元件通道電場產生的熱載子所造成元件 性能退化影響之效應。 「熱載子」即為帶有能量的載子(包括電子與 電洞);當載子所具有的能量大於Si-SiO2的能 障時(大約3.l eV對電子，4.8 eV對電洞)，就 有機會越過Si-SiO2的介面而成閘極電流，此 種現象稱為熱載子的注入(Injection)。 通道熱電子模型(Channel Hot Carrier) 基板熱電子模型(Substrate Hot Electron) 二次產生熱電子模型(Secondary Generated Hot Electron) 汲極累增熱載子(Drain Avalanche Hot Carrier)
•
封裝技術之可靠度的影響因素：
– – – – 晶片貼合(Die Bonding) 焊接技術(Wire Bonding) 密封技術(Sealing) 膠封(Encapsulate)
•
右圖塑膠封裝技術中，有關影響元件 失效之因素。
– 其中之原裝時之龜裂現象(Crack)，將 導致水氣滲入IC元件中，而用高分子 之聚亞醯胺(Polyimide)，因分子很大， 可吸入α輻射，使其影響度降至最低。 銲接時材料，銲墊表面之污染、錫膏 量，錫球之平整度、基板及承載體的 水平度;以及熔焊時間等等諸多因素。